桁上げ先見回路の英語

桁上げ先見回路およびこれを用いた加算回路例文帳に追加

CARRY LOOK-AHEAD CIRCUIT AND ADDER CIRCUIT USING IT - 特許庁

桁上げ先見加減算回路とゼロ検出回路から構成される。例文帳に追加

The computing element is constituted of a carry look-ahead addition/subtraction circuit and a zero detection circuit. - 特許庁

桁上げ伝搬関数の双対関数生成回路、桁上げ生成関数の双対関数生成回路、桁上げ先見回路および加算器例文帳に追加

DUAL FUNCTION GENERATING CIRCUIT FOR CARRY PROPAGATION FUNCTION, DUAL FUNCTION GENERATING CIRCUIT FOR CARRY GENERATION FUNCTION, CARRY FORESEEING CIRCUIT, AND ADDER - 特許庁

桁上げ伝搬論理を生成ラッチする桁上伝搬論理生成フリップフロップ回路１０２および桁上生成論理を生成ラッチする桁上生成論理生成フリップフロップ回路１０１を用いることで、フリップフロップ回路１０１，１０２の出力をそのまま中間和生成回路１０３および桁上先見伝搬回路１０４に入力することが可能になる。例文帳に追加

The outputs of flip flop circuits 101 and 102 can be inputted to an intermediate sum generation circuit 103 and a carry look-ahead transmission circuit 104 by using a carry transmission logic generation flip flop circuit 102 generating/latching carry transmission logic and a carry generation logic generation flip flop circuit 101 generating/latching carry generation logic. - 特許庁