非同期式回路の英語

台形波信号生成回路および非同期式シリアル通信の送信装置例文帳に追加

TRAPEZOIDAL WAVE SIGNAL GENERATING CIRCUIT AND ASYNCHRONOUS SERIAL COMMUNICATION TRANSMITTER - 特許庁

ハンドシェークプロトコル変換用論理回路および非同期式ＬＳＩチップ用入出力インターフェース回路例文帳に追加

HANDSHAKE PROTOCOL CONVERSION LOGIC CIRCUIT AND INPUT/ OUTPUT INTERFACE CIRCUIT FOR ASYNCHRONOUS LSI CHIP - 特許庁

ビット長のカウンタを備えた非同期式シリアルデータ伝送用の集積回路を提供する。例文帳に追加

To provide an integrated circuit for asynchronous serial data transmission with a bit length counter. - 特許庁

非同期式回路２００は、段階的に接続された複数の回路ブロックを備え、夫々の回路ブロックが、演算回路と、該演算回路に対して２相式制御を行う制御回路を有する。例文帳に追加

The asynchronous circuit 200 includes a plurality of circuit blocks connected stepwisely, and the respective circuit blocks have operation circuits and control circuits for performing two-phase control of the operation circuits. - 特許庁

第２形式検証部３６によって、検証用モデルを組み合わせた、検証対象の非同期回路を表わす非同期検証用モデルに対して、回路動作の形式検証を行う。例文帳に追加

A second formal verification unit 36 performs a formal verification of circuit behavior on an asynchronous verification model representing the asynchronous circuit to be verified which is the combination of such verification models. - 特許庁

同期式回路と、非同期式回路との間のデータのバッファリングを行うバッファ回路及びその制御方法の提供を目的とする。例文帳に追加

To provide a buffer circuit and its control method which perform buffering of data between a synchronous circuit and an asynchronous circuit: and to provide an interface circuit and its control method which performs data transfer control between the synchronous memory circuit and asynchronous circuit being used for the buffer circuit and its control method. - 特許庁

同期式回路の設計環境を使用して回路設計を行うことができ、なおかつ非同期式回路のように低消費電力を実現することができる同期式回路およびその設計方法を提供する。例文帳に追加

To provide a synchronous circuit capable of designing a circuit by using design environment of the synchronous circuit and reducing power consumption like an asynchronous circuit, and to provide its design method. - 特許庁

また、このバッファ回路及び制御方法に用いられる、同期式記憶回路と、非同期式回路との間のデータ転送制御を行うインターフェース回路及びその制御方法の提供を目的とする例文帳に追加

The data buffer circuit 10 sandwiched between an image processing system 1A and a main system 2 comprises a RAM 130 with one port, a control signal generation section 110, an address generation section 100, and a first selector 113. - 特許庁