NAND gatesとは 意味・読み方・使い方

The row and column decoders have a plurality of inverters and a plurality of NAND gates.例文帳に追加

ロウ及びカラムデコーダは、複数のインバータ及び複数のＮＡＮＤゲートを備える。 - 特許庁

An output of a NAND circuit 19 is input into the gates of transistors Q3, Q4.例文帳に追加

ＮＡＮＤ回路１９の出力がトランジスタＱ３，Ｑ４のゲートに入力される。 - 特許庁

Grooves 35 for connecting between gates do not exist in an insulating film 34 formed between the stacked gates 33 and 32 of the selection gate transistors of the dummy NAND cells, and the stacked gates of the selection gate transistors are formed in the state of being insulated therebetween.例文帳に追加

このダミー用NANDセルの選択ゲートトランジスタの積層ゲート33、32間の絶縁膜34にはゲート間接続用溝35が存在せず、この選択ゲートトランジスタの積層ゲート間が導通しない状態に形成されている。 - 特許庁

In place of an AND gate, general-purpose logical gates, such as NAND, OR, and NOR IC can be used.例文帳に追加

ＡＮＤゲートに代えて、ＮＡＮＤ，ＯＲ，ＮＯＲ等の汎用の論理ゲートのＩＣでもよい。 - 特許庁

The first, second and third logical gates are turned to a NAND-NAND structure or a NOR-NOR structure and the outputs of the first and second logical gates are also mutually inputted to the second and first logical gates.例文帳に追加

第１、第２および第３の論理ゲートはＮＡＮＤ−ＮＡＮＤ構造またはＮＯＲ−ＮＯＲ構造とし、第１および第２の論理ゲートの出力を、互いに第２および第１の論理ゲートにも入力することにより、上記課題を解決する。 - 特許庁

The comparison circuit 14 is provided with differential circuits D1 to D3, and 2-input NAND gates NAND 21 to NAND 23 and a 3-input NAND gate NAND 24 executes majority decision of output values of the differential circuits D1 to D3 and the comparison circuit 14 provides an output of the result of majority decision.例文帳に追加

比較回路１４には差動回路Ｄ１乃至Ｄ３を設け、２入力のナンドゲートＮＡＮＤ２１乃至ＮＡＮＤ２３及び３入力のナンドゲートＮＡＮＤ２４が、差動回路Ｄ１乃至Ｄ３の出力値の多数決をとって比較回路１４から出力するようにする。 - 特許庁

A second latch circuit 20 is constituted of NAND gates 201 and 202 and operated by a second logical threshold VL.例文帳に追加

第２ラッチ回路２０は、ＮＡＮＤゲート２０１、２０２で構成され、第２の論理しきい値ＶＬで動作する。 - 特許庁

The clock doubler circuit has a form where three NAND gates whose skew is preferably small are coupled.例文帳に追加

そのクロック・ダブラ回路は、スキューが小さいことが好ましい３つのＮＡＮＤゲートが結合された形式になっている。 - 特許庁