adder accumulatorとは 意味・読み方・使い方

An adder 13 and a delay device 15 constitute a 6-bit accumulator and output of the adder 8 is inputted.例文帳に追加

加算器１３と遅延器１５は６ビットのアキュムレータを構成し、加算器８の出力が入力される。 - 特許庁

Values added by the adder 61 are supplied to an accumulator 62.例文帳に追加

加算器６１によって加算された値は、累算器６２に供給される。 - 特許庁

An adder 18 and a delay device 20 constitute a 4-bit accumulator and output of the adder 13 is inputted.例文帳に追加

加算器１８と遅延器２０は４ビットのアキュムレータを構成し、加算器１３の出力が入力される。 - 特許庁

A decimal point alignment processing part 114 is inserted between an accumulator 131 and an adder 123.例文帳に追加

アキュムレータ１３１と加算器１２３との間に小数点位置合わせ処理部１１４を介挿した。 - 特許庁

An adder 20 sums up the output of the accumulator 11 that is multiplied by a coefficient -6/(N(N+1)) and the output of the accumulator 12 that is multiplied by a coefficient 12/(N(N-1)(N+1)).例文帳に追加

加算器２０は、累算器１１の出力に−６／（Ｎ（Ｎ＋１））をかけ、累算器１２の出力に１２／（Ｎ（Ｎ−１）（Ｎ＋１））をかけて加算する。 - 特許庁

A digital accumulator 10 contains a first adder stage 15 where an input addend is added to the least significant value of the output of the accumulator at a previous clock cycle.例文帳に追加

デジタルアキュムレータ（１０）は入力加数が前のクロック周期におけるアキュムレータの出力の最下位部の値に加えられる第１の加算器段（１５）を含む。 - 特許庁

An adder 19 sums up the output of the accumulator 11 that is multiplied by a coefficient (4N-2)/(N(N+1)) and the output of the accumulator 12 that is multiplied by a coefficient -6/(N(N+1)).例文帳に追加

加算器１９は、累算器１１の出力に（４Ｎ−２）／（Ｎ（Ｎ＋１））をかけ、累算器１２の出力に−６／（Ｎ（Ｎ＋１））をかけて加算する。 - 特許庁