digital frequency dividerとは 意味・読み方・使い方

A frequency divided clock obtained by frequency-dividing a write-clock generated by a wobble PLL circuit 6 by a frequency divider circuit 7 is selectively used for a signal for controlling the frequency of a digital read-channel 8.例文帳に追加

デジタルリードチャネル８の周波数制御用の信号に、ウォブルＰＬＬ回路６で生成したライトクロックを分周回路７で分周した分周クロックを選択的に使用する。 - 特許庁

A digital PLL includes a digital phase comparator 1, a digital loop filter 2, a DDS 3, a band-pass filter 4, an amplifier 5, an OCXO 6 and a first frequency divider 7.例文帳に追加

ディジタル位相比較器１、ディジタルループフィルタ２、ＤＤＳ３、バンドパスフィルタ４、増幅器５、ＯＣＸＯ６および第１分周器７は、ディジタルＰＬＬを構成する。 - 特許庁

A frequency divider 29 and a reset pulse generating circuit 21 are respectively provided around the digital-analog converter 11 and the DSP 16.例文帳に追加

ディジタル−アナログ変換器11及びＤＳＰ16の近傍にはそれぞれ分周器29及びリセットパルス発生回路21が設けられる。 - 特許庁

To the digital circuits 3A, 3B formed on the semiconductor substrate, the clock signal for the digital circuit outputted from the frequency divider 4 is directly inputted.例文帳に追加

半導体基板上に形成されているディジタル回路３Ａ、３Ｂには、分周器４から出力されたディジタル回路用クロック信号が直接入力される。 - 特許庁

To improve high-frequency characteristics of a high-frequency power combiner or divider called as a power switchable combiner/divider which is preferably embodied to a radio relay device for a high-frequency signal of a terrestrial digital television broadcast, a mobile phone, etc.例文帳に追加

地上波デジタルテレビジョン放送や携帯電話などの高周波信号の無線中継装置に好適に実施されるパワースイッチャブル・コンバイナ・デバイダと称される高周波電力合成または分配器において、高周波特性を改善する。 - 特許庁

In the case of receiving the UHF band integrated service digital broadcasting-terrestrial, frequency division signals SHA and SHB obtained by the frequency divider 42 are supplied to mixer circuits 31A and 31B.例文帳に追加

ＵＨＦ帯の地上デジタルテレビジョン放送を受信する場合、分周器４２で得られた分周信号ＳHA，ＳHBは、ミキサ回路３１Ａ，３１Ｂに供給される。 - 特許庁

In addition, in the case of receiving the VHF band integrated services digital broadcasting-terrestrial sound broadcasting, frequency division signals SLA and SLB obtained by the frequency divider 43 are supplied to the mixer circuits 31A and 31B.例文帳に追加

また、ＶＨＦ帯の地上デジタル音声放送を受信する場合、分周器４３で得られた分周信号ＳLA，ＳLBは、ミキサ回路３１Ａ，３１Ｂに供給される。 - 特許庁

By this procedure, the phases of the frequency dividing clock pulse produced by a clock pulse signal of 512 fs coming from the digital-analog converter 11 are made to coincide in the DSP 16 and the frequency divider 29.例文帳に追加

これにより、ＤＳＰ16及び分周器29においてディジタル−アナログ変換器11からの５１２ｆｓのクロックパルス信号より生成される分周クロックパルスの位相は一致される。 - 特許庁