latch‐up preventionの英語

LATCH UP PREVENTION CIRCUIT OF DC-DC CONVERTER例文帳に追加

ＤＣ−ＤＣコンバータのラッチアップ防止回路 - 特許庁

ADJUSTABLE BODY BIAS GENERATION CIRCUIT NETWORK WITH LATCH-UP PREVENTION FACILITY例文帳に追加

ラッチアップ防止を有する調整可能なボディバイアス生成回路網 - 特許庁

To provide an integrated circuit comprising active latch-up prevention circuitry for preventing latch-up within metal-oxide-semiconductor transistors.例文帳に追加

金属酸化物半導体トランジスタ内のラッチアップの防止を行う能動ラッチアップ防止回路網を備える集積回路を提供すること。 - 特許庁

To provide a horizontal insulated gate bipolar transistor superior in prevention of latch-up.例文帳に追加

ラッチアップの防止に優れた横型絶縁ゲートバイポーラトランジスタを提供すること。 - 特許庁

LATCH-UP PREVENTION CIRCUITRY FOR INTEGRATED CIRCUIT WITH TRANSISTOR BODY-BIASING例文帳に追加

ボディバイアスされたトランジスタを有する集積回路に対するラッチアップ防止回路網 - 特許庁

To provide a latch-up prevention circuit that causes no latch-up even when a diode is inserted between an input section of a receiving end device and a power supply for the receiving end device.例文帳に追加

受端デバイスの入力部と受端デバイス用電源との間にダイオ−ドを挿入してもラッチアップを起こすことがないラッチアップ防止回路を提供する。 - 特許庁

In the latch-up prevention circuit for different power supply connection that interconnects different power supply sections for the receiving end device and a transmission end device, a buffer circuit 19 is provided between a receiving end device power supply 11 and a gate section of a 1st P-channel MOS transistor being an output control TR of the transmission end device.例文帳に追加

受端デバイスと送端デバイスの異なった電源供給部を接続する異電源接続におけるラッチアップ防止回路において、受端デバイス用電源１１と送端デバイスの出力制御用トランジスタである第１のｐＭＯＳトランジスタ１３のゲート部との間に、バッファ回路１９を有する。 - 特許庁