simulation on reduction methodとは 意味・読み方・使い方

To provide a method of forming a substrate-coupling equivalent circuit in a large-scale semiconductor integrated circuit by a simulation technique estimating a reduction effect in accuracy at a design stage, with respect to substrate-coupling which is obtained by guard ring or the like as a substrate-coupling countermeasure electrically coupling through a substrate impedance parasitic on a semiconductor substrate.例文帳に追加

半導体基板に寄生する基板インピーダンスを介して電気的に結合する基板結合対策として、ガードリング等による、基板結合に対する低減効果を、設計段階で精度よく予測するシミュレーション手法による大規模半導体集積回路における基板結合の等価回路の生成方法を提供する。 - 特許庁