セーフサーチ：オン
| 例文 (1件) |
ゲート制御立上り時間の部分一致の例文一覧と使い方
該当件数 : 1件
制御ロジック４はゲート・ソース間電圧Ｖgsから、今回の負荷２の通電電流波形での立上り及び立下り時間Ｔup，Ｔdownと目標値との偏差を求め、当該偏差を無くすようにパワーＭＯＳトランジスタ１をフィードバック制御する。例文帳に追加
A control logic 4 calculates deviation between rise and fall times Tup and Tdown and a target value in a conductive current waveform of the load 2 of this time from the voltage Vgs between the gate and the source and performs feedback control of the power MOS transistor so as to eliminate the deviation. - 特許庁
| 例文 (1件) |
| Copyright © Japan Patent office. All Rights Reserved. |
こんにちは ゲスト さん
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
こんにちは ゲスト さん
|
ログイン |
Weblio会員(無料)になると
|
