| 意味 | 例文 |
CASBを含む例文一覧と使い方
該当件数 : 2件
To provide a latch signal generating circuit for latching a readout data and outputting that data even at both Read timings of tCAS:minimum and tCP:minimum in both a low potential condition (a period of tCAS) and a high potential condition (a precharge period, tCP) of a CASB of a semiconductor storage device.例文帳に追加
半導体記憶装置のCASBの低電位状態(tCASの期間)と高電位状態(プリチャージ期間、tCP)の両方の状態で、tCAS:最小、tCP:最小の両方のReadタイミングにおいても読み出しデータをラッチし、該データを出力するラッチ信号発生回路を提供する。 - 特許庁
A delay circuit 14 adjusting respectively delay time of decoding signals D1-D5 is provided between a decoding circuit 10 and a latch circuit 15 so that dispersion of a setup/hold characteristic of decoded signals D1-D5 to which input signals CSB, RASB, CASB, WEB outputted from the decoding circuit 10 are decoded is less.例文帳に追加
デコード回路10とラッチ回路15との間には、デコード回路10から出力される入力信号CSB,RASB,CASB,WEBをデコードしたデコード信号D1〜D5のセットアップ・ホールド特性のバラツキを小さくするように該デコード信号D1〜D5の遅延時間をそれぞれ調整する遅延回路14が備えられている。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|