| 例文 |
LBGを含む例文一覧と使い方
該当件数 : 1件
The decode circuit divides multibit input data (DIN) into at least a first bit group (LBG) and a second bit group (UBG), first sub-decode circuits (SSD0 to SSDk) respectively select one selection target signal/voltage from a selection target signal/voltage group (SIG0 to SIGk) according to the first bit group.例文帳に追加
多ビット入力データ(DIN)を少なくとも第1のビット群(LBG)および第2のビット群(UBG)に分割し、第1のビット群に従って選択対象信号/電圧群(SIG0−SIGk)各々から、それぞれ第1サブデコード回路(SSD0−SSDk)により、1つの選択対象信号/電圧を選択する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|