「Layout-Circuit」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

METHOD FOR LAYOUT OF INTEGRATED CIRCUIT例文帳に追加

集積回路のレイアウト方法 - 特許庁

LAYOUT METHOD OF LARGE-SCALE CIRCUIT例文帳に追加

大規模回路のレイアウト方法 - 特許庁

LAYOUT SYSTEM AND LAYOUT METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウトシステム及び方法 - 特許庁

LAYOUT STRUCTURE OF CMOS CIRCUIT例文帳に追加

ＣＭＯＳ回路のレイアウト構造 - 特許庁

LAYOUT METHOD, LAYOUT PROGRAM, AND LAYOUT DEVICE FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト方法、レイアウトプログラム、及びレイアウト装置 - 特許庁

COUNTER CIRCUIT AND LAYOUT METHOD THEREOF例文帳に追加

カウンタ回路とそのレイアウト方法 - 特許庁

DIGITAL/ANALOG CONVERTER CIRCUIT LAYOUT例文帳に追加

デジタル／アナログ変換器回路レイアウト - 特許庁

OSCILLATION CIRCUIT AND LAYOUT METHOD THEREOF例文帳に追加

発振回路とそのレイアウト方法 - 特許庁

INTEGRATED CIRCUIT LAYOUT SYSTEM, LAYOUT METHOD AND RECORDING MEDIUM例文帳に追加

集積回路レイアウトシステム、レイアウト方法及び記録媒体 - 特許庁

CIRCUIT LAYOUT OF INDUCTIVELY OPERATING SENSOR AND OPERATION METHOD OF THE CIRCUIT LAYOUT例文帳に追加

誘導的に動作するセンサの回路配置と該回路配置の操作方法 - 特許庁

LAYOUT METHOD OF INTEGRATED CIRCUIT DEVICE AND ITS LAYOUT PROGRAM例文帳に追加

集積回路装置のレイアウト方法及びそのレイアウトプログラム - 特許庁

LAYOUT EQUIPMENT OF SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS LAYOUT METHOD例文帳に追加

半導体集積回路のレイアウト装置とそのレイアウト方法 - 特許庁

CIRCUIT LAYOUT FOR MULTIPLE SENSOR ELEMENTS例文帳に追加

複数のセンサ素子用の回路レイアウト - 特許庁

WIRING LAYOUT METHOD FOR INTEGRATED CIRCUIT例文帳に追加

集積回路の配線レイアウト方法 - 特許庁

LAYOUT CELL FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路用レイアウトセル - 特許庁

METHOD FOR DESIGNING LAYOUT OF INTEGRATED CIRCUIT例文帳に追加

集積回路のレイアウト設計方法 - 特許庁

LAYOUT DESIGN METHOD FOR SYNCHRONOUS CIRCUIT例文帳に追加

同期式回路のレイアウト設計方法 - 特許庁

LAYOUT EDITOR FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウトエディタ - 特許庁

METHOD OF LAYOUT OF BOUNDARY SCAN TEST CIRCUIT例文帳に追加

バウンダリスキャンテスト回路のレイアウト方法 - 特許庁

LAYOUT OF CIRCUIT BOARD IN CAMERA例文帳に追加

カメラ内部における回路基板のレイアウト - 特許庁

METHOD AND DEVICE FOR INTEGRATED CIRCUIT LAYOUT例文帳に追加

集積回路レイアウト方法及び装置 - 特許庁

LAYOUT STRUCTURE OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト構造 - 特許庁

CIRCUIT LAYOUT DESIGN SYSTEM, LEAK MEASURE CELL, CIRCUIT LAYOUT DESIGN METHOD, AND PROGRAM例文帳に追加

回路レイアウト設計システム、リーク対策セル、回路レイアウト設計方法及びプログラム - 特許庁

LAYOUT METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト方法 - 特許庁

LAYOUT DEVICE FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト装置 - 特許庁

CELL LAYOUT, LAYOUT METHOD AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

セルレイアウト及びレイアウト方法並びに半導体集積回路装置 - 特許庁

LAYOUT METHOD OF INTEGRATED CIRCUIT, LAYOUT APPARATUS AND SEMICONDUCTOR DEVICE例文帳に追加

集積回路のレイアウト方法、レイアウト装置及び半導体装置 - 特許庁

ANALOG/DIGITAL CONVERSION CIRCUIT, LAYOUT GENERATING METHOD, LAYOUT GENERATOR AND LAYOUT GENERATING PROGRAM例文帳に追加

アナログ−デジタル変換回路、レイアウト作成方法、レイアウト作成装置およびレイアウト作成プログラム - 特許庁

AUTOMATIC LAYOUT METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT, AUTOMATIC LAYOUT PROGRAM AND AUTOMATIC LAYOUT DEVICE例文帳に追加

半導体集積回路の自動レイアウト方法、自動レイアウトプログラム、および自動レイアウト装置 - 特許庁

LAYOUT DESIGN DEVICE, LAYOUT DESIGN METHOD AND LAYOUT DESIGN PROGRAM FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト設計装置、レイアウト設計方法及びレイアウト設計プログラム - 特許庁

LAYOUT DESIGN METHOD, LAYOUT DESIGN DEVICE, AND LAYOUT DESIGN PROGRAM OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト設計方法、レイアウト設計装置及びレイアウト設計プログラム - 特許庁

LAYOUT METHOD FOR INTEGRATED CIRCUIT, INTEGRATED CIRCUIT AND例文帳に追加

集積回路のレイアウト方法、集積回路及びマクロセル - 特許庁

INTEGRATED CIRCUIT LAYOUT DEVICE AND METHOD例文帳に追加

集積回路のレイアウト装置及び方法 - 特許庁

LAYOUT METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT AND LAYOUT SYSTEM FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト方法および半導体集積回路のレイアウトシステム - 特許庁

METHOD FOR DESIGNING LAYOUT OF INTEGRATED CIRCUIT, AND PROGRAM FOR DESIGNING LAYOUT OF INTEGRATED CIRCUIT例文帳に追加

集積回路のレイアウト設計方法および集積回路のレイアウト設計プログラム - 特許庁

METHOD FOR LAYOUT OF SEMICONDUCTOR INTEGRATED CIRCUIT, PROGRAM FOR LAYOUT OF SEMICONDUCTOR INTEGRATED CIRCUIT, AND SYSTEM FOR LAYOUT OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト方法、半導体集積回路のレイアウトプログラムおよび半導体集積回路のレイアウトシステム - 特許庁

INTEGRATED-CIRCUIT LAYOUT DESIGN METHOD, LAYOUT DESIGN DEVICE AND PROGRAM例文帳に追加

集積回路のレイアウト設計方法、レイアウト設計装置、及び、プログラム - 特許庁

LAYOUT MAKING EQUIPMENT AND METHOD OF MAKING LAYOUT OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト作成装置及び作成方法 - 特許庁

LAYOUT METHOD AND LAYOUT PROCESSING PROGRESS FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト方法およびレイアウト処理プログラム - 特許庁

LAYOUT METHOD AND LAYOUT PROGRAM OF SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

半導体集積回路装置のレイアウト方法及びそのレイアウトプログラム - 特許庁

METHOD FOR DESIGNING LAYOUT AND INTEGRATED CIRCUIT DEVICE例文帳に追加

レイアウト設計方法と集積回路装置 - 特許庁

DEVICE LAYOUT STRUCTURE OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路の素子配置構造 - 特許庁

Application for registration of layout design of integrated circuit例文帳に追加

集積回路の回路配置の出願書 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT AND LAYOUT METHOD例文帳に追加

半導体集積回路およびレイアウト方法 - 特許庁

LAYOUT METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT AND LAYOUT PROGRAM OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト方法および半導体集積回路のレイアウトプログラム - 特許庁