| 意味 | 例文 |
N-Rasの部分一致の例文一覧と使い方
該当件数 : 3件
In an input/output circuit 8, a clamp circuit 10 (P channel MOS transistor) receives an internal RAS signal at a gate, a clamp circuit 19 (N channel MOS transistor) receives an internal RAS signal at a gate.例文帳に追加
入出力回路8においては、クランプ回路10(PチャネルMOSトランジスタ)は、内部RAS信号をゲートに受け、クランプ回路19(NチャネルMOSトランジスタ)は内部RAS信号をゲートに受ける。 - 特許庁
In the SDRAM, built-in memory arrays are sequentially refreshed by that a signal RAS for time-wise dividing the refresh operation becomes active N times (N is two or larger integer) in one refresh period (shown by a signal REF).例文帳に追加
SDRAMは、リフレッシュを時間的に分割して行うための信号RASが一つのリフレッシュ期間(信号REFで示される)にN(Nは2以上の整数)回アクティブになることで内蔵のメモリアレイを順次リフレッシュする。 - 特許庁
The SDRAM includes a DLL circuit 23 for positioning an inside clock signal CK1 with respect to an outside clock signal CK which is supplied from the outside, and a DLL control circuit 22 for controlling operation of the DLL circuit 23 so as to be stopped in the section where the signal RAS becomes active one or more times and N-1 or less, included in the section where the signal RAS becomes active N times.例文帳に追加
SDRAMは、外部から供給される外部クロック信号CKに対して内部クロック信号CK1の位相を合わせるDLL回路23と、信号RASがN回アクティブになる区間に含まれる1以上かつN−1以下回アクティブになる区間では、DLL回路23の動作を停止するように制御するDLL制御回路22と、を含む。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|