| 例文 |
Steam clockの部分一致の例文一覧と使い方
該当件数 : 1件
Flag signals FLG are set, corresponding to the amount of the sample data accumulated in the RAM 1, and the frequency of system clock signals SCK, generated by a clock- generating circuit 30, is controlled in accordance with the flag signal FLG, so that the speed of decoding operation can be set nearly equal to the input speed of the bit steam BSM.例文帳に追加
RAM1のサンプルデータの蓄積量に応じてフラグ信号FLGを設定し、当該フラグ信号FLGに従ってクロック発生回路30によって生成されるシステムクロック信号SCKの周波数を制御することによって、デコード処理の速度をビットストリームBSMの入力速度とほぼ一致するように制御できる。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|