| 意味 | 例文 |
Trs2を含む例文一覧と使い方
該当件数 : 2件
Upon reading the memory cells MC12 and MC19, a read voltage Vread is applied to the local bit lines LBLd1 and LBLd5 selected by bit line selection transistors TRd1 and TRd5, 0 V is applied to first local bit lines LBLs0 and LBLs2 selected by first selection transistors TRs0 and TRs2.例文帳に追加
メモリセルMC12、MC19の読み出しを行うとき、ビット線選択トランジスタTRd1、TRd5によって選択されたローカルビット線LBLd1、LBLd5に読出し電圧Vreadを印加し、第1の選択トランジスタTRs0、TRs2によって選択された第1のローカルビット線LBLs0、LBLs2に0vを印加する。 - 特許庁
Selective transistors Trs1 and Trs2 are respectively provided in the P-well regions same as the memory cell transistors bonded with corresponding sub bit lines, out of the P-well regions 10.1 and 10.2.例文帳に追加
選択トランジスタTrs1およびTrs2は、Pウェル領域10.1および10.2のうち、対応するサブビット線が結合するメモリセルトランジスタと同一のPウェル領域に設けられる。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|