| 意味 | 例文 |
binary logicの部分一致の例文一覧と使い方
該当件数 : 52件
The analog/digital conversion circuit as an embodiment of the present invention can be made small in area and power consumption by connecting output terminals of a plurality of stages of amplification sections and reducing offset variance by performing averaging processing by majority-logic operation in a stage where conversion to a binary signal is performed.例文帳に追加
本実施形態に係るアナログ/デジタル変換回路によれば、複数段の増幅部の各段において出力端子同士を平均化用抵抗素子により接続するとともに、2値信号に変換された段階で多数決論理演算による平均化処理を行うことによりオフセットばらつきを低減し、回路の小面積化と低消費電力化を実現できる。 - 特許庁
A logic circuit 15 is constituted of a circuit delaying the address by the prescribed fixed time when an address is inputted, a circuit outputting a selection signal being a binary level signal, and a circuit outputting a signal inputted from the address generating circuit 10 or a signal inputted from a pipeline circuit in accordance with a value of a selection signal.例文帳に追加
論理回路15は、アドレスが入力されると、該アドレスを予め決められた一定時間だけ遅延させる回路と、2値レベル信号である選択信号を出力する回路と、選択信号の値に応じてアドレス発生回路10から入力された信号またはパイプライン回路から入力された信号を出力する回路とから構成されている。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|