「frequency lock loop」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A plurality of ICs, each including a phase detector 13n, frequency dividers 1n1, 1n2, a charge pump 14n, and a lock detection circuit 16n are operated in parallel, and a composite control command signal obtained by composing outputs of a plurality of the phase detectors is output to a voltage controlled oscillator 310 via a loop filter 310.例文帳に追加

位相検波器１３ｎ，分周器１ｎ１，１ｎ２，チャージポンプ１４ｎ，ロック検出回路１６ｎを具備するＩＣを複数並列に動作させ，複数の位相検波器の出力を合成した合成制御指令信号をループフィルタ３１０を介して電圧制御発振器３１０に出力する。 - 特許庁

In the steady lock operation, setting is made so that the second charge pump 3 is smaller in charge/discharge current than the first charge pump 2, and the first and the second charge pumps 2 and 3 charge and discharge the loop filter 4 in response to outputs of the phase-frequency comparator 1 in reverse to each other in phase.例文帳に追加

定常ロック動作では、第１のチャージポンプ２の充放電電流よりも、第２のチャージポンプ３の充放電電流が小さく設定され、第１と第２のチャージポンプ２、３は、位相周波数比較器１の出力に応答してループフィルタ４の互いに逆相の充放電動作を実行する。 - 特許庁

The phase lock loop which is inputted with an EFM signal and a PLL clock signal, detects a frequency and phase and forms the PLL clock signal synchronized with the EFM signal by regulating control current with the result thereof includes a charge pump 140, a first low-pass filter 150, a voltage control oscillator 170 and a static phase error control section 160.例文帳に追加

EFM信号とPLLクロック信号を入力して周波数及び位相検出し、その検出結果で制御電流を調整してEFM信号に同期されるPLLクロック信号を生成する位相同期ループに係り、電荷ポンプ１４０、第１低域通過フィルター１５０、電圧制御発振器１７０及び静止位相誤差制御部１６０を含む。 - 特許庁

A procedure for fixing time constant of filters incorporated in a RF(radio frequency) ripple signal generating circuit 8 and a tracking error signal generating circuit 9 after detecting out of lock of a PLL(phase locked loop) 5 by a microcomputer 11, and a procedure for switching time constant of a waveform equalizing circuit 3 after track-on are made unnecessary.例文帳に追加

ＰＬＬ５のロック外れをマイコン１１が検出してからＲＦリップル信号生成回路８、トラッキングエラー信号生成回路９の内蔵フィルタの時定数を固定にするまでの手順と、トラックオンしてから波形等化回路３の時定数を再生線速度追従に切り替える手順を不要にすることで、シークの所要時間の短縮が可能となる。 - 特許庁