| 意味 | 例文 |
master slice methodの部分一致の例文一覧と使い方
該当件数 : 4件
MASTER-SLICE-TYPE SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND REFERENCE POTENTIAL GENERATION CIRCUIT LAYOUT DEVICE AND METHOD例文帳に追加
マスタスライス方式の半導体集積回路装置、基準電位発生回路配置装置及びその方法 - 特許庁
By changing a connection from a sense amplifier to a local IO (LIO) and a connection from the LIO to a main IO (MIO), the semiconductor memory device, which can change the page size by the aluminum master slice method, is obtained.例文帳に追加
センスアンプからローカルアイオー(LIO)の接続、LIOからメインアイオー(MIO)の接続を変更することで、アルミマスタースライス方式によるページサイズ変更可能な半導体記憶装置が得られる。 - 特許庁
In the method of manufacturing the semiconductor device having a capacitance block by the master slice method, a reticle used for forming a gate polysilicon layer 14 to be used for forming the capacitance block is one customized according to request.例文帳に追加
容量ブロックを備える半導体装置をマスタースライス方式により製造する方法において、容量ブロック形成に用いられるゲートポリシリコン層14を形成する際のレチクルとして、要求に応じてカスタマイズされたものを用いる。 - 特許庁
To provide a method for manufacturing a semiconductor integrated circuit capable of more reducing the number of manufacturing masks at a novel mask manufacturing when an IC designing/manufacturing by a master slice method is applied, and to provide a reticle and a semiconductor integrated circuit device.例文帳に追加
マスタスライス方式によるIC設計/製造を適用する際、新規マスクセット作製時の製作マスク枚数をより削減できる半導体集積回路の製造方法及びレチクル及び半導体集積回路装置を提供する。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|