| 例文 |
sampling rate selectionの部分一致の例文一覧と使い方
該当件数 : 3件
A sampling rate selection circuit 10 discriminates an output signal from the synchronization detection circuit 9, selects a correlator 3 when discriminating that the output signal is the synchronization establishment signal and provides an output of a selection signal of the corresponding correlator.例文帳に追加
サンプリングレート選択回路10は、同期検出回路9からの出力信号を判断し、当該出力信号が同期確立信号であると判断した場合は相関器3を選択し、対応する相関器の選択信号を出力する。 - 特許庁
A DFT length and an IDFT length are selected, so as to enable selection of percentage overlap and/or an oversampling rate to be as small as possible, with respect to a given input sampling frequency, given degree of an output sampling frequency magnitude and given degree of required frequency resolution magnitude.例文帳に追加
所与の入力サンプリング周波数、出力サンプリング周波数の大きさの所与の程度、および所要の周波数分解能の大きさの所与の程度に対して、百分率オーバラップおよび/またはオーバサンプリング率をできるだけ細かく選択することが可能なように、DFTの長さおよびIDFTの長さが選択される。 - 特許庁
In the signal generator for interleaving two DAC outputs of same sampling rate, output offset level of each DAC, output amplitude level of each DAC, selection timing of each DAC output, and output update timing of each DAC are adjusted while observing the spectrum of an interleave signal thus outputting a signal with less distortion.例文帳に追加
サンプリングレートが同一の2つのDAC出力をインタリーブする信号発生装置において、インタリーブ信号のスペクトラムを観測しながら、各DACの出力オフセットレベル、各DACの出力振幅レベル、各DAC出力の選択タイミング、および各DACの出力更新タイミングを調整し、歪が少ない信号を出力する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|