例文 (3件) |
serial-parallel multiplicationの部分一致の例文一覧と使い方
該当件数 : 3件
MULTIPLEXER CIRCUIT AND LATCH CLOCK GENERATING CIRCUIT FOR PARALLEL-SERIAL CONVERSION FOR MULTIPLICATION例文帳に追加
多重化回路及びその多重化のための並直列変換用ラッチクロック生成回路 - 特許庁
The serial-parallel multiplication described in this paper is carried out by summing the partial products in a decreasing order. 例文帳に追加
本論文で記述する直並列乗算は、部分積を減少する順に合計することによってなされる。 - コンピューター用語辞典
In this transmission device, a first parallel data signal of N bits (N is a natural number) is subjected to parallel/serial conversion with a first conversion clock obtained by subjecting a reference clock to N multiplication, and a second parallel data signal of N×K (K is a natural number) bits is subjected to parallel/serial conversion with a second conversion clock obtained by subjecting the reference clock to N×K multiplication.例文帳に追加
N(Nは自然数)ビットの第1のパラレルデータ信号を、基準クロックをN逓倍した第1変換クロックでパラレル/シリアル変換を行い、N×K(Kは自然数)ビットの第2のパラレルデータ信号を、基準クロックをN×K逓倍した第2変換クロックでパラレル/シリアル変換を行う。 - 特許庁
例文 (3件) |
Copyright © Japan Patent office. All Rights Reserved. |
Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |