| 例文 |
substrate trapの部分一致の例文一覧と使い方
該当件数 : 102件
The memory cell MC includes a first gate electrode WG formed on a channel region 4 in a semiconductor substrate 1 through a gate insulation film 5, a second gate electrode CG formed at a side of the first gate electrode WG and coupled with the first gage electrode WG through an insulation substance, and an electric charge trap film 6 formed at least between the channel region 4 and the second gate electrode CG.例文帳に追加
メモリセルMCは、半導体基板1中のチャネル領域4上にゲート絶縁膜5を介して形成された第1ゲート電極WGと、第1ゲート電極WGの側方に形成され絶縁体を介して第1ゲート電極WGとカップリングする第2ゲート電極CGと、チャネル領域4と第2ゲート電極CGとの間に少なくとも形成された電荷トラップ膜6とを有する。 - 特許庁
The gate electrode includes a plurality of first conductive films 12, formed in between the embedded insulating films 14 on the semiconductor substrate 10 via the trap film 11 and having substantially the same height as that of the embedded insulating film 15; and a second conductive film 16, formed across on the buried insulating film 15 and the first conductive film 12 and electrically connecting the first conductive films 12.例文帳に追加
ゲート電極は、半導体基板10上における埋め込み絶縁膜15同士の間にトラップ膜11を介して形成され、埋め込み絶縁膜15の高さとほぼ等しい高さを有する複数の第1の導電膜12と、埋め込み絶縁膜15及び第1の導電膜12の上に掛けて形成され、第1の導電膜12同士を電気的に接続する第2の導電膜16とを有している。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|