「substrate trap」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

This memory device comprises a tunnel insulating layer 21 formed on a substrate 11, a charge trap layer 23 formed on the tunnel insulating layer 21, and a blocking insulating film 25 formed of a material including Gd or a smaller lanthanide element on the charge trap layer 25.例文帳に追加

メモリ素子は、基板１１上に形成されたトンネル絶縁膜２１と、トンネル絶縁膜２１上に形成された電荷トラップ層２３と、電荷トラップ層２３上にガドリニウム、またはこれより小さなサイズのランタン族元素を含む物質からなるブロッキング絶縁膜２５と、を備える。 - 特許庁

To prevent reductions in the performance of a sensor due to the presence of gas in sealed space between a substrate and a pressure-sensitive diaphragm and avoid upsizing due to a gas trap function.例文帳に追加

基板と感圧ダイヤフラムとの間の密閉した空間内のガスの存在によるセンサの性能低下を防止することができ、しかもガストラップ機能による大型化を回避すること。 - 特許庁

To monitor flow rate of process liquid and to trap air bubbles in the process liquid using the same apparatus when discharging the process liquid to a substrate from a sending part through a supply nozzle.例文帳に追加

送り出し部から処理液を供給ノズルを介して基板に吐出するにあたり、処理液の流量の監視と、処理液中の気泡のトラップとを同一の機器により行うこと。 - 特許庁

By the opening and closing of the valve 152, a necessary amount of the treatment liquid for one substrate treatment is fed into the trap tank 151 provided in the vicinity of a treatment part 10.例文帳に追加

開閉弁１５２が開閉することにより、１回の基板処理に必要な量の処理液が処理部１０に近接して設けられたトラップタンク１５１内に供給される。 - 特許庁

The nonvolatile semiconductor storage device is provided with a silicon substrate 1a, first and second source/drain regions SDLa and SDRa, a charge trap layer CT and a gate electrode layer GE.例文帳に追加

不揮発性半導体記憶装置は、シリコン基板１ａと、第１および第２ソース／ドレイン領域ＳＤＬａ，ＳＤＲａと、電荷トラップ層ＣＴと、ゲート電極層ＧＥとを備えている。 - 特許庁

A volatile memory element manufacturing method includes a process to form a tunneling insulating film on a substrate, and a process to form a crystalline charge trap layer on the tunneling insulating membrane.例文帳に追加

基板上にトンネリング絶縁膜を形成する工程と、トンネリング絶縁膜上に結晶質電荷トラップ層を形成する工程と、を含む不揮発性メモリ素子の製造方法である。 - 特許庁

The electroluminescence element has a substrate 11; a hole injection electrode 12; a hole transport layer 13, an electron transport layer 14; and an electron injection electrode 15, stacked in order on the substrate 11, and the electron transport layer 14 acting as a luminescent layer contains a hole trap.例文帳に追加

基板１１と、基板１１上に順次積層された正孔注入用電極１２、正孔輸送層１３、電子輸送層１４および電子注入用電極１５を備え、発光層となる電子輸送層１４が正孔トラップを含む。 - 特許庁

This nonvolatile memory device is configured to comprise a substrate, a tunneling layer arranged on the substrate, a charge trap layer that consists of a stoichiometric silicon nitride film and a silicon rich silicon nitride film that are arranged one by one on the tunneling layer, a shielding layer that is arranged on the charge trap layer and intercepts charge transfer and a control gate electrode arranged on the shielding layer.例文帳に追加

基板と、前記基板上に配置されるトンネリング層と、前記トンネリング層上に順次配置される化学量論的シリコン窒化膜及びシリコンリッチシリコン窒化膜からなる電荷トラップ層と、前記電荷トラップ層上に配置されて電荷の移動を遮断する遮蔽層と、前記遮蔽層上に配置されるコントロールゲート電極とを備えて不揮発性メモリ素子を構成する。 - 特許庁

A semiconductor memory device comprises a semiconductor substrate 21 and a gate structure formed on the semiconductor substrate 21 and which comes into contact with a first impurity region 22a and a second impurity region 22b formed on the semiconductor substrate 21, and the gate structure utilizes a metal nitride as a trap site.例文帳に追加

半導体基板２１と、半導体基板２１上に形成され、当該半導体基板２１に形成された第１不純物領域２２ａ及び第２不純物領域２２ｂと接触するゲート構造体と、を備える半導体メモリ素子であって、ゲート構造体は、金属窒化物をトラップサイトとして利用している。 - 特許庁

The memory string MS comprises a columnar semiconductor CLmn extended vertically with respect to a substrate Ba, a trap film (charge accumulation layer) 21 contacted with the columnar semiconductor CLmn for accumulating charges, a block insulating film 22 contacted with the trap film 21, and a word line WL contacted with the block insulating film 22.例文帳に追加

メモリストリングスＭＳは、基板Ｂａに対して垂直方向に延びる柱状半導体ＣＬｍｎと、柱状半導体ＣＬｍｎに接し且つ電荷を蓄積するトラップ膜（電荷蓄積層）２１と、トラップ膜２１に接するブロック絶縁膜２２と、ブロック絶縁膜２２と接するワード線ＷＬとを備える。 - 特許庁

This insect trap 10 has insect-trapping sheets 11, each comprising a substrate sheet 11A and an adhesive layer 11B laminated to one side of the substrate sheet 11A, a holding means 12 for holding the insect-trapping sheets 11, and an attaching means 15 connected to the holding means 12.例文帳に追加

捕虫器１０は、基材シート１１Ａの一方の面に積層された接着剤層１１Ｂを有する捕虫シート１１と、この捕虫シート１１を保持する保持手段１２と、この保持手段１２に連結される取付手段１５とを備えて構成されている。 - 特許庁

A gate insulating film 103 made of the non-conductive charge trap layer, and a memory cell region having a memory cell made of a gate electrode and source/drain diffusion layers are formed on a semiconductor substrate 101.例文帳に追加

半導体基板１０１に、非導電性電荷トラップ層からなるゲート絶縁膜１０３、ゲート電極およびソース・ドレイン拡散層とからなるメモリセルを有するメモリセル領域を形成する。 - 特許庁

Most of the liquiddrops, which have scattered from a washing nozzle 122 or the surface of a substrate G right below it, hit upon and adhere to some of trap plates 140(1) to 140(n) provided in multistage on the inwall of a nozzle cover 124.例文帳に追加

洗浄ノズル１２２やその直下の基板Ｇ表面から飛散した液滴の多くは、ノズルカバー１２４の内璧に多段に設けられたトラップ板１４０（1）〜１４０（n）の何れかに当り付着する。 - 特許庁

In the method, a first positive bias between the drain and the source, a second positive bias between the source and the substrate, and a third positive bias between the gate and the source are applied, and the source charge trapped by the trap material near the source is read.例文帳に追加

本方法は、第１正ドレイン−ソースバイアス、第２正ソース−基板バイアス、第３正ゲート−ソースバイアスを印加し、ソース側近くのトラップ材料にトラップされたソース側チャージを読み取る。 - 特許庁

To provide a technology of forming a silicon thin film of small trap level density by irradiation with light and to provide another technology of applying the former technology to a substrate of a large area with high reproducibility.例文帳に追加

トラップ準位密度の小さいシリコン薄膜を光照射によって形成する技術を提供すると共に、大面積基板上に再現性よくその技術を応用するための技術を提供する。 - 特許庁

In the transparent conductive film forming method providing a mask on a substrate and pattern-forming the transparent conductive film on the substrate by the sputtering method, a trap electrode equipped with a pin made of a magnet is provided between the target and the substrate, and the transparent conductive film made of a target-forming material is pattern-formed on the substrate by the sputtering method.例文帳に追加

基板上にマスクを設け、スパッタリング法により基板上に透明導電膜をパターン形成する透明導電膜形成方法において、ターゲットと基板間にマグネットからなるピンを備えたトラップ電極を設け、スパッタリング法により前記基板上にターゲット形成材料からなる透明導電膜をパターン形成することを特徴とする透明導電膜形成方法とした。 - 特許庁

This invention provides the semiconductor device comprising an ONO film 20 including a trap layer 16 formed on a semiconductor substrate 10, the word lines 22 formed on the ONO film 20, and silicon oxide layers 24 formed on the semiconductor substrate 10 between the word lines 22 and between tunnel oxide films 14.例文帳に追加

本発明は、半導体基板１０上に設けられたトラップ層１６を含むＯＮＯ膜２０と、ＯＮＯ膜２０上に設けられたワードライン２２と、ワードライン２２間の半導体基板１０上の設けられ、トンネル酸化膜１４の間に設けられた酸化シリコン層２４と、を有する半導体装置である。 - 特許庁

In a single gate type nonvolatile semiconductor memory, a gate insulating film 41 between a substrate 20 and a gate electrode 42 is formed to a three-layer structure of a silicon oxide film 41a (tunnel insulating film), an Al_2O_2 film 41b (trap insulating film) and a silicon oxide film 41c (top insulating film), starting from the substrate 20 side.例文帳に追加

単ゲート型不揮発性半導体メモリにおいて、基板２０とゲート電極４２との間のゲート絶縁膜４１を、基板２０側からシリコン酸化膜４１ａ（トンネル絶縁膜）、Ａｌ_２ Ｏ_２ 膜４１ｂ（トラップ絶縁膜）及びシリコン酸化膜４１ｃ（トップ絶縁膜）の３層構造とする。 - 特許庁

In a flash memory having, for example, a single gate type memory cell consisting of a gate electrode provided through a thin electric charge trap layer on a semiconductor substrate, the device is characterized in that after data is written in the memory cell, a short pulse is applied to the memory cell so that one part of electrons is eliminated from the electric charge trap layer.例文帳に追加

半導体基板上の薄い電荷トラップ層を介して設けられたゲート電極からなる例えば単ゲート型メモリセルを有するフラッシュメモリにおいて、前記メモリセルに対してデータ書込み後、前記電荷トラップ層から電子を一部排除するよう前記メモリセルに対して短パルスを加えることを特徴とする不揮発性半導体メモリ。 - 特許庁

A non-volatile memory element manufacturing method includes a process of forming a tunnel layer including a metal silicate layer on a semiconductor substrate; a process of forming a charge trap layer on the metal silicate layer; a process of forming a charge block layer on the charge trap layer; and a process of forming a gate layer on the charge block layer.例文帳に追加

半導体基板上に金属シリケート層を含むトンネル層を形成する工程と、前記金属シリケート層上に電荷トラップ層を形成する工程と、前記電荷トラップ層上に電荷ブロック層を形成する工程と、前記電荷ブロック層上にゲート層を形成する工程とを含んで非揮発性メモリ素子製造方法を構成する。 - 特許庁

The nonvolatile semiconductor memory element comprises a tunnel insulating film formed on a semiconductor substrate, an electric charge trap layer which is formed on the tunnel insulating film and includes a dielectric film of which a transition metal is doped, a blocking insulating film formed on the electric charge trap layer, and a gate electrode formed on the blocking insulating film.例文帳に追加

半導体基板上に形成されたトンネル絶縁膜と、トンネル絶縁膜上に形成され、遷移金属がドーピングされた誘電膜を含む電荷トラップ層と、電荷トラップ層上に形成されたブロッキング絶縁膜と、ブロッキング絶縁膜上に形成されたゲート電極と、を備えることを特徴とする不揮発性半導体メモリ素子である。 - 特許庁

A non-volatile memory cell comprises a substrate, a source, a drain having a channel region, and a gate insulated on the channel region by a nonconductive charge trap material interposed in between a first and a second silicon dioxide layers.例文帳に追加

非揮発性メモリセルは、基板と、ソースと、チャネル領域を備えるドレインと、第１および第２二酸化シリコン層に挟まれた非導電性チャージトラップ材によりチャネル領域上で絶縁されたゲートと、からなる。 - 特許庁

A flange 17 of the drainage trap 11 is superposed on the edge of the opening 10, and the waterproof sheet 6 is laid in series from a top surface of the substrate plate 2 to a top surface on an outer peripheral side with respect to a high step part 17b of the flange 17.例文帳に追加

排水トラップ１１のフランジ１７が開口１０の縁部に重ね合わされ、下地板２上から、このフランジ１７の高段部１７ｂよりも外周側の上面にかけて防水シート６が一連に敷設されている。 - 特許庁

In a photovoltaic device provided with a substantially intrinsic amorphous silicon layer containing hydrogen between an n-type single crystal silicon substrate and a p-type amorphous silicon layer containing hydrogen, a trap layer is formed between the p-type amorphous silicon layer and the intrinsic amorphous silicon layer, wherein the hydrogen concentration of the trap layer is lower than that of the intrinsic amorphous silicon layer.例文帳に追加

この発明は、ｎ型単結晶シリコン基板と水素を含有するｐ型非晶質シリコン層との間に、水素を含有する実質的に真性な非晶質シリコン層を設けた光起電力装置において、前記ｐ型非晶質シリコン層と前記真性な非晶質シリコン層との間に、前記真性な非晶質シリコン層の水素濃度より水素濃度が低いトラップ層を設ける。 - 特許庁

The solution discharge apparatus comprises a nozzle 3 disposed vertically so that the nozzle 3 may face a coating target surface of a substrate P transferred by substrate transfer means 11 from above and a trap 4a formed by bending a U-shaped pipe 4 disposed in a horizontal portion of a pipe 4 connecting a tank 2 and the nozzle 3 in a vicinity of the nozzle 3.例文帳に追加

ノズル３を、基板搬送手段１１により搬送された基板Ｐの被液剤塗布面に上方から対向するように垂直に配設したノズルとするとともに、タンク２とノズル３とを連結するパイプ４の水平部分のノズル３近傍に、パイプ４をＵ字状に彎曲させたトラップ４ａを設ける。 - 特許庁

This memory is a non-volatile memory having first and second source/drain area SD1, SD2 on the surface of a semiconductor substrate, and a non-conductive trap gate TG and a conductive floating gate CG on a channel area between SD1 and SD2 through an insulating film.例文帳に追加

半導体基板の表面に、第１及び第２のソース・ドレイン領域ＳＤ１，ＳＤ２と、その間のチャネル領域上に、絶縁膜を介して非導電性のトラップゲートＴＧと導電性のフローティングゲートＣＧとを有する不揮発性メモリである。 - 特許庁

A nonvolatile semiconductor memory has a substrate 1 having stripe-like trenches 50, each first electrode 10 buried in the bottom of each trench 50, each second electrode 20 covering the surface of the substrate interposed between the adjacent first electrodes to each other, each diffusion layer 40 served as each source or each drain, and each trap film 30 served as a charge accumulating layer.例文帳に追加

本発明に係る不揮発性半導体記憶装置は、ストライプ状のトレンチ５０を有する基板１と、トレンチ５０の底部に埋設された第１の電極１０と、隣り合う第１の電極間１０の基板表面を覆う第２の電極２０と、ソース／ドレインとしての拡散層４０と、電荷蓄積層としてのトラップ膜３０とを備える。 - 特許庁

An oxide film formation method for the semiconductor element comprises: a stage for providing a silicon substrate wherein a natural oxide film is removed; a stage for performing an oxidizing process to form an oxide film on the silicon substrate; and a stage for performing a high-temperature heat treatment process under a mixed gas atmosphere of inert gas and oxygen gas in order to reduce trap charge existing in the oxide film.例文帳に追加

自然酸化膜の除去されたシリコン基板を提供する段階と、酸化工程を行って前記シリコン基板上に酸化膜を形成する段階と、前記酸化膜の内部に存在するトラップチャージを減少させるために不活性ガスと酸素ガスとの混合ガス雰囲気の下で高温熱処理工程を行う段階とを含むことを特徴とする。 - 特許庁

In the wiring structure of a recorder 100, a recording head 8 and a substrate terminal 10f for controlling the recording head 8 are connected through a flat cable 15 curved to project downward, and a trap 30 is formed by bending the cable at a part closer to the substrate terminal 10f side than the lowermost portion A of the flat cable 15.例文帳に追加

記録ヘッド８と、この記録ヘッド８の制御用の基板端子１０ｆとを、下に凸に湾曲させたフラットケーブル１５で接続し、このフラットケーブル１５の最下部Ａよりも前記基板端子１０ｆ側に寄った部位に当該ケーブルを折り曲げて形成したトラップ３０を備えたことを特徴とする記録装置１００の配線構造。 - 特許庁

Si plates 2 disposed to surround a substrate 1 adsorb and trap the radicals produced by the decomposition of an etching gas by plasma so that the radical reaction on the pattern side faces of the etched film can be decreased and so that etching on the pattern side face can be suppressed.例文帳に追加

基板１を包囲するように配置されたＳｉ板２が、プラズマによりエッチングガスが分解されて発生したラジカルを吸着してトラップすることにより、被エッチング膜のパターン側面でのラジカル反応の確率が低下し、パターン側面でのエッチングが抑制される。 - 特許庁

Accordingly, in the device 100, the diffusion of the hydrogen or the nitrogen to the side of the substrate 102 is suppressed or prevented by the film 126, generation of a trap-interfacial level under the sidewalls 122 is suppressed, and the hot carrier resistance of the MOSFET 110 is improved.例文帳に追加

したがって，半導体装置１００では，拡散抑止膜１２６によりシリコン基板１０２側への水素や窒素の拡散が抑制ないし防止され，サイドウォール１２２下におけるトラップ・界面準位の発生が抑制され，ＭＯＳＦＥＴ１１０のホットキャリア耐性が向上する。 - 特許庁

To provide a solar cell, made from a compound semiconductor layer hetero-epitaxially grown on a substrate though, which permits a carrier generated by absorbing sunlight spectrum to be extracted efficiently without causing it to recombine in a dislocation-related trap.例文帳に追加

基板上に化合物半導体からなる層をヘテロエピタキシーで成長して作製される太陽電池であっても、太陽光スペクトルを吸収して発生するキャリアを、転位に関連するトラップで再結合させずに効率よく取り出すことができる構造を備える太陽電池を提供する。 - 特許庁

Consequently, when atmospheric gas passes through the gap 12 between the substrate 4 and cap 5, the sulfur trap 9 changes a sulfur gas component into a sulfide, so the silver component of the reflector 3 in the recess 40 is not sulfurized and not blackened to allow to maintain high reflectivity by the silver.例文帳に追加

これにより、大気ガスが基板４とキャップ５との隙間１２を透過する際、硫黄トラップ９により、硫黄ガス成分が硫化物となるので、凹部４０内のリフレクタ３の銀成分が硫化されて黒色化されることがなく、銀による高い反射率を維持することができる。 - 特許庁

In gate collective processing, the silicon oxide film 11 is used as a stopper in etching the electrode film 7, the silicon nitride film 10 is used as a stopper in processing the block film 6, the polycrystalline silicon film 9 is used as a stopper in processing the trap film 5, and thereby the silicon substrate 1 can be prevented from being damaged.例文帳に追加

ゲート一括加工時に、電極膜７をエッチングするときにシリコン酸化膜１１がストッパとなり、ブロック膜６加工時にシリコン窒化膜１０がストッパとなり、トラップ膜５加工時に多結晶シリコン膜９がストッパとなり、シリコン基板１がダメージを受けるのを防止できる。 - 特許庁

When the impurity concentration only on the channel interface is reduced and the concentration in the rear of the substrate 11 is raised, unevenness of current flowing through a conduction channel is relaxed while sustaining the threshold voltage Vth at a predetermined level, and variation in threshold ΔVth due to trap can be controlled.例文帳に追加

チャネル界面の不純物濃度のみ低下させ、基板１１の奥の濃度を上昇させることで、しきい値電圧Ｖｔｈを所定の電圧に保ちながら、導電チャネルを流れる電流の不均一性を緩和してトラップによるしきい値変動ΔＶｔｈを抑制することができる。 - 特許庁

A gate insulating film 6 and a gate electrode 8 are laminated on a semiconductor channel forming region 1a provided onto the surface of a substrate, and a charge storage means (a carrier trap in a nitride film 12 and near to an interface with a top insulating film) which is dispersed in a two-dimensional manner in the gate insulating film 6 is provided.例文帳に追加

基板表面に設けられた半導体のチャネル形成領域１ａ上にゲート絶縁膜６とゲート電極８が積層され、ゲート絶縁膜６内に平面的に離散化された電荷蓄積手段（窒化膜１２膜中、およびトップ絶縁膜との界面付近のキャリアトラップ）を有する。 - 特許庁

To provide an electrostatic capacity type mechanical quantity sensor which is capable of preventing reductions in sensor performance due to the presence of gases in a closed space between a substrate and a movable electrode and avoiding large-size formation due to a gas-trap function and which keeps a pressure sensor integrated with an acceleration sensor.例文帳に追加

基板と可動電極との間の密閉した空間内のガスの存在によるセンサの性能低下を防止することができ、しかもガストラップ機能による大型化を回避した、圧力センサ及び加速度センサを一体化した静電容量型力学量センサを提供する。 - 特許庁

The printed circuit board 10 includes: a substrate 101; signal output circuits 102, 103 formed on the substrate 101 to output a clock signal; power supply lines 109, 110 for connecting the signal output circuits 102, 103 and the power supply; and trap filters 107, 108 provided to the power supply lines 109, 110 to attenuate a frequency element in accordance with the frequency of clock signal.例文帳に追加

プリント基板１０は、基板１０１と、基板１０１上に形成された、クロック信号を出力する信号出力回路１０２，１０３と、信号出力回路１０２，１０３と電源を接続する電源配線１０９，１１０と、電源配線１０９，１１０に設けられた、クロック信号の周波数に応じた周波数成分を減衰させるトラップフィルタ１０７，１０８と、を含む。 - 特許庁

The insect trap 10 is composed by installing an attracting means 11 for attracting insects, a frame 12 for supporting the attracting means 11, the inset-catching sheets 13 having an adhesive layer 30 laminated onto one surface of a belt-like substrate sheet 29, and mounting means 14 for mounting the insect-catching sheets 13 on the frame 12.例文帳に追加

捕虫器１０は、虫を誘引する誘引手段１１と、この誘引手段１１を支持するフレーム１２と、帯状の基材シート２９の一方の面に積層された接着剤層３０を有する捕虫シート１３と、この捕虫シート１３を前記フレーム１２に取り付けるための取付手段１４とを備えて構成されている。 - 特許庁

This insect trap 10 comprises an insect-trapping sheet 11 having an adhesive layer 11B adhered to one side of a substrate sheet 11A, a holding means 12 for holding the insect-trapping sheet 11 at places close to a fluorescent lamp L for trapping insects, and assistant tools 13 disposed on the holding means 12.例文帳に追加

捕虫器１０は、基材シート１１Ａの一方の面に積層された接着剤層１１Ｂを有する１本の捕虫シート１１と、虫を誘引する蛍光灯Ｌの近傍で捕虫シート１１を保持する保持手段１２と、この保持手段１２に設けられた補助具１３とを備えて構成されている。 - 特許庁

This compound filter is composed of a line filter arranged with a band-shaped trap electrode 2 composing of a prestage part of the filter and band-shaped resonance electrodes 3 and 4 composing of a middle stage part of the filter on a laminate substrate 1 constituted by laminating plural dielectric layers 1a-1c and a surface acoustic wave(SAW) filter 6 composing of a poststage part of the filter.例文帳に追加

複数の誘電体層１ａ〜１ｃを積層して成る積層体基板１に、フィルタ前段部を構成する帯状トラップ電極２及びフィルタ中段部を構成する帯状共振電極３、４とを配置したラインフィルタと、フィルタ後段部を構成する弾性表面波フィルタ６とから成る複合フィルタである。 - 特許庁

After a first HTO film 2a is formed on the upper surface of a silicon substrate 1 by a thermal CVD method, a silicon-rich HTO film 2b having a deep trap level is formed by the thermal CVD method under the condition of decelerating the flow rate of an N_2O of process gas for forming this first HTO film 2a.例文帳に追加

シリコン基板１の上面に、熱ＣＶＤ法によって第一のＨＴＯ膜２ａを成膜した後、この第一のＨＴＯ膜２ａを成膜するプロセスガスのうちＮ２ Ｏの流量を削減した条件で熱ＣＶＤ法によって、深いトラップ準位を有するシリコンリッチＨＴＯ膜２ｂを成膜する。 - 特許庁

In a SiC pin diode 20, an n-type minority carrier elimination layer 31, which is formed between an n-type SiC substrate 21 and an n-type buffer layer 22, has a higher concentration of carbon hole defects than the n-type buffer layer 22, and a carbon hole defect of the minority carrier elimination layer 31 serves as a trap for holes from p-type anode layers 24 and 25.例文帳に追加

このＳｉＣ ｐｉｎダイオード２０では、ｎ型ＳｉＣ基板２１とｎ型バッファ層２２との間に形成したｎ型少数キャリア消滅層３１は、ｎ型バッファ層２２よりも炭素空孔欠陥の濃度が高く、少数キャリア消滅層３１の炭素空孔欠陥はｐ型のアノード層２４,２５からの正孔のトラップとして働く。 - 特許庁

To provide a resist coating device with a resist mist removing part for removing resist mist in an exhaust gas current without using a mesh-like mist trap which is easily clogged, stable guiding the resist mist to an exhaust system and having no fear of exerting an undesirable influence on the coating thickness of a resist coated on a substrate of a semiconductor.例文帳に追加

本発明の目的は、目詰まりが起きやすいメッシュ状のミストトラップを使用することなく排気気流中のレジストミストを除去し、レジストミストを安定して排気系に誘導するとともに、半導体基板に塗布するレジスト塗布厚に悪影響を与える虞のないレジストミスト除去部を有するレジスト塗布装置を提供することである。 - 特許庁

A nonvolatile memory element comprises a semiconductor substrate 30 on which source and drain regions 32 and 34 and a channel region 36 are provided, a silicon oxide layer 41 formed on the channel region 36, a transition metal oxide layer 44 comprising a trap particle for trapping an electron on the silicon oxide layer 41, and a gate electrode 48 formed on the transition metal oxide layer 44.例文帳に追加

ソース及びドレイン領域３２、３４とチャンネル領域３６とが設けられた半導体基板３０、チャンネル領域３６上に形成されたシリコン酸化物層４１、シリコン酸化物層４１上に電子をトラップするトラップパーチクルを含む転移金属酸化物層４４、及び転移金属酸化物層４４上に形成されたゲート電極４８を備える不揮発性メモリ素子。 - 特許庁