| 例文 |
substructures methodの部分一致の例文一覧と使い方
該当件数 : 4件
To provide a method and a computer system for conducting a time-marching simulation of a product, by using a finite element analytical method model having multi-scale substructures.例文帳に追加
マルチスケール下部構造を有する有限要素解析法モデルを用いて製品の時間進行シミュレーションを行う方法およびコンピュータシステムを提供する。 - 特許庁
In a method of manufacturing a layered laminated chip package, a layered substructure is fabricated and used to produce a plurality of layered chip packages, where the layered substructure includes first to fourth substructures stacked, each of the substructures including an array of a plurality of preliminary layer portions.例文帳に追加
積層チップパッケージの製造方法では、それぞれ配列された複数の予備階層部分を含み積層された第1ないし第4の基礎構造物を含む積層基礎構造物を作製し、これを用いて積層チップパッケージを複数個作製する。 - 特許庁
A manufacturing method for a layered chip package includes the steps of: fabricating a layered substructure by stacking a plurality of substructures 110 each including a plurality of layer portions corresponding to the plurality of layer portions of the layered chip package; and fabricating a plurality of layered chip packages by using the layered substructure.例文帳に追加
各々が積層チップパッケージの複数の階層部分にそれぞれ対応する階層部分を複数含む複数の基礎構造物110を積層して積層基礎構造物を作製し、この積層基礎構造物を用いて複数の積層チップパッケージを作製する。 - 特許庁
A manufacturing method for the layered chip package includes the steps of: fabricating a layered substructure by stacking a plurality of substructures 110 each including a plurality of layer portions corresponding to the plurality of layer portions of the layered chip package; and fabricating a plurality of layered chip packages by using the layered substructure.例文帳に追加
積層チップパッケージの製造方法は、各々が積層チップパッケージの複数の階層部分にそれぞれ対応する階層部分を複数含む複数の基礎構造物110を積層して積層基礎構造物を作製し、この積層基礎構造物を用いて複数の積層チップパッケージを作製する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|