「Cell Line」を含む例文一覧(2917)
＜前へ 1 2 .... 7 8 9 10 11 12 13 14 15 .... 58 59 次へ＞- A redundancy cell array 12 for replacing a failure column is arranged at nearly the center part in the direction of the word line WL of the cell array block 11.
不良カラムを置換する冗長セルアレイ１２は、セルアレイブロック１１のワード線ＷＬ方向の略中央部に配置される。 - 特許庁 - Each terminal pi of a fuel cell stack 1 and each input terminal ti of the cell voltage measurement device 2 are connected with a connecting line li.
燃料電池スタック１の各端子ｐi とセル電圧測定装置２の各入力端子ｔi とは、接続線ｌi で接続される。 - 特許庁 - If there is no stacked cell coordinate (S17a, NO), the vicinity maximum cell coordinate is registered as the ridge line (S19), and processing is returned to the step S12.
スタックされたセル座標がなければ（Ｓ１７ａ，ＮＯ）、近傍極大セル座標を尾根線として登録し（Ｓ１９）Ｓ１２へ戻る。 - 特許庁 - The leak current of a MOS transistor in a memory cell is reduced by controlling the potential of a source line ssl of a driving MOS transistor within a SRAM memory cell MC.
SRAMメモリセルMC内の駆動MOSトランジスタのソース線sslの電位を制御することでメモリセル内のMOSトランジスタのリーク電流を低減する。 - 特許庁 - The bit line 6 electrically connected to the cell contact 9 is formed of the same material as material of the cell contact 9.
セルコンタクト９と電気的に接続されるビット線６を、セルコンタクト９の材料と同一の材料により形成するようにする。 - 特許庁 - Thereby, a non-selection bit line (e.g. BL2) can be fixed to a ground potential while separating it from a non-selection cell (cell 2) in a memory block.
これにより、非選択ビット線（たとえば、ＢＬ２）を、メモリブロック内の非選択セル（セル２）と切り離しながら接地電位で固定できる。 - 特許庁 - In reading out information from a memory cell, only one memory cell in one local block is activated by a word line for reading out.
メモリセルからの情報の読み出し時に、読み出し用ワード線により、一つのローカルブロック内の一つのメモリセルのみの活性化を行う。 - 特許庁 - To make disorder information notifiable to a cell phone administration office even when a disorder occurred in the cell phone unit is a disorder of connection from the cell phone unit to the cell phone line, and prevent unnecessary connection of a cell phone line for notifying the disorder information.
携帯電話装置に発生した障害が前記携帯電話装置の携帯電話回線への接続障害である場合にも障害情報の携帯電話管理局への通知を可能とし、前記障害情報の通知のための前記携帯電話回線の不必要な接続を防止できるようにすること。 - 特許庁 - Terminal parts of each liquid crystal cell 3 are arranged in a line along one side of a rectangular cell 4 lines with plural liquid cells 3, and also opening parts 13a of sealing parts 13 of each liquid crystal cell 3 are arranged in a line along the other side.
複数の液晶セル３を連ねてなる短冊セル４の一辺に沿って各液晶セル３の端子部が一列に連なるとともに、他の一辺に沿って各液晶セル３のシール部１３の開口部１３ａが並ぶ構成とした。 - 特許庁 - Within a standard cell CI1 prepared beforehand in a standard cell library, a decoupling capacitor C2 connected to a power supply line L1 and a grounding potential line L2 is also included other than the elements (e.g. an inverter I1) for achieving the function of the standard cell.
スタンダードセルライブラリ内に予め用意されたスタンダードセルＣＩ１に、スタンダードセルの機能を果たす素子（例えばインバータＩ１）以外にも、電源電位配線Ｌ１と接地電位配線Ｌ２に接続されたデカップリングキャパシタＣ２を含ませる。 - 特許庁 - Since the memory cell is connected to every two bit lines, in correspondence to a selected read word line RWL, a memory cell arrangement can be executed which is suitable for data reading based on the folding bit line configuration with no increase in cell size.
選択されたリードワード線ＲＷＬに対応して、１本おきのビット線にメモリセルが接続されるので、セルサイズを増加させることなく折返し型ビット線構成に基づくデータ読出に適したメモリセル配置を実行できる。 - 特許庁 - A data line voltage in accordance with stored data of the selection memory cell is transmitted to the node N1 by the switch circuit 110, a data line voltage when the selection memory cell stores '1' data is transmitted to the node N2, and a data line voltage when the selection memory cell stores '0' data is transmitted to the node N3.
スイッチ回路１１０によって、ノードＮ１へは、選択メモリセルの記憶データに応じたデータ線電圧が伝達され、ノードＮ２へは、選択メモリセルが“１”データを記憶したときのデータ線電圧が伝達され、ノードＮ３へは、選択メモリセルが“０”データを記憶したときのデータ線電圧が伝達される。 - 特許庁 - To provide a fuel cell power generating system efficiently supplying power for an accessory of a separate line from a system power line output.
系統電力ライン出力と別系統の補機用電力を高効率に供給する燃料電池発電システムを提供する。 - 特許庁 - A signal line 15 on an array substrate 11 of a cell 16 and a signal line 3 of an FPC 5 are bonded with thermocompression by an AFC 6.
セル１６のアレイ基板１１上の信号線１５とＦＰＣ５の信号線３とがＡＦＣ６により熱圧着されている。 - 特許庁 - A retention volume line 134 is disposed in parallel with the data line 131 and is connected to the pixel cells 54 and 141 of the pixel cell group 133.
保持容量線１３４は、データ線１３１と平行に配置され、画素セル群１３３の画素セル５４および１４１に接続される。 - 特許庁 - As a result, a space occupied by the signal line on a chip is minimized, and a data interference between the memory cell array and the signal line is prevented.
その結果、チップ上で信号ラインが占める空間が最小化され、メモリセルアレイと信号ライン間のデータ干渉が防止される。 - 特許庁 - A floating gate type electric field effect transistor Tr connected to a word line and a bit line is arranged on a memory cell array in the form of a matrix.
メモリセルアレイには、ワード線とビット線とに接続された浮遊ゲート型電界効果トランジスタＴｒをマトリクス状に配置している。 - 特許庁 - A line segment detection means 8 records a line segment marker on a cell in which the secondary flag in the opposite direction is generated, together with the direction.
線分検出手段８は、反対方向の二次フラグが生成されたセルについて、その方向とともに線分マーカを記録する。 - 特許庁 - A select gate electrode of a memory cell M00 is connected to a select gate line SG0, and a memory gate electrode is connected to a memory gate line MG0.
メモリセルＭ００の選択ゲート電極は選択ゲート線ＳＧ０に接続され、メモリゲート電極はメモリゲート線ＭＧ０に接続される。 - 特許庁 - In the semiconductor memory device, a memory cell is connected with a local sense amplifier and a global sense amplifier via a local bit line and a global bit line.
半導体記憶装置において、メモリセルはローカルビット線及びグローバルビット線を介してローカルセンスアンプとグローバルセンスアンプに接続される。 - 特許庁 - On the opposite side of the address signal line region RA of the first word line driver region WD1, a memory cell array CA is arranged.
また、第１のワード線ドライバ領域ＷＤ１のアドレス信号線領域ＲＡとは反対側にメモリセルアレイＣＡが配置されている。 - 特許庁 - The semiconductor integrated circuit has a plurality of circuit cells (12, 13, ...), a power line group (PL1), a power switch cell (23), and branch line groups (BL4-1, BL4-2).
複数の回路セル（１２,１３,…）と、電源線群（ＰＬ１）と、電源スイッチセル（２３）と、分岐線群（ＢＬ４−１,ＢＬ４−２）と、を有する。 - 特許庁 - To provide a word line decoder in a NAND type flash memory in which negative voltage can be applied to the word line of a flash memory cell.
フラッシュメモリセルのワードラインに負の電圧を印加することが可能なＮＡＮＤ型フラッシュメモリのワードラインデコーダを提供すること。 - 特許庁 - The SRAM device is provided with a plurality of rows of SRAM cells and a line buffer SRAM cell, and each row of SRAM cells is controlled by a word line.
複数行のＳＲＡＭセルとラインバッファＳＲＡＭセルとを備え、各行のＳＲＡＭセルは、ワードラインによって制御される。 - 特許庁 - Thereby, when the source line of the selected memory cell is set to the ground level, the level of the bit line (drain of the memory cell MC2) BL2 adjacent to the source line is prevented from being lowered by coupling, and high speed access time can also be realized.
こうすることにより、選択されたメモリセルのソース線がグランドレベルになる時、カップリングによりソース線に隣接するビット線（メモリセルＭＣ２のドレイン）ＢＬ２のレベルが下がってしまうのを防止でき、アクセスタイムの高速化が図れる。 - 特許庁 - The other end of the cell transistor is connected or made selectively floating to any of the first associative ground line, the second associative ground line, and the ground line, and a gate of the cell transistor is connected to the word lines.
前記セルトランジスタの他端は、前記第１仮想接地ライン、前記第２仮想接地ライン、及び前記接地ラインのうちのいずれか一つに選択的に接続またはフローティングされ、前記セルトランジスタのゲートは、前記ワードラインに接続される。 - 特許庁 - When the data read terminal of the memory cell MS1 and the bit line BL are conducted, a potential difference between the cell selecting terminal connected to the high-level word line WL and the data read terminal connected to the bit line BL to be increased is decreased.
メモリセルＭＳ１のデータ読み出し端子とビット線ＢＬとが導通すると、ハイレベルのワード線ＷＬに接続されたセル選択端子と、上昇するビット線ＢＬに接続されたデータ読み出し端子の電位差が減少する。 - 特許庁 - A write bit line WBL and a read bit line RBL are separately disposed in a memory cell MC, and a source line SL to which the memory cell is connected is constituted of the source impurity area 3 of the same conductive type as that of a substrate area.
メモリセル（ＭＣ）に対し、書込ビット線（ＷＢＬ）および読出ビット線（ＲＢＬ）をそれぞれ別々に設け、またメモリセルの接続するソース線（ＳＬ）を、基板領域と同一導電型のソース不純物領域（３）で形成する。 - 特許庁 - When the current related to the memory cell is not transferred to the first bit line, on the other hand, that is, the current related to the dummy cell is transferred to the first bit line, the divided current of the second bit line is outputted.
一方、メモリセルに係る電流は第１のビット線へ転送されなかった場合、すなわち第１のビット線へはダミーセルに係る電流が転送された場合には、分割された第２のビット線の電流を出力する。 - 特許庁 - Herein, color cells, 10a and 10c, positioned in a recess portion 9A of a flattening layer 9 are a CA cell and YE cell, and color cells, 10b and 10d, positioned in a protrusion portion 9B are an MG cell and GR cell which do not cause the variation of concentration of a line even if incident light is mixed in color.
ここでは、平坦化層9の凹部9Aに配置されるカラーセル10a,10cがCAセル，YEセルとされ、凸部9Bに配置されるカラーセル10b,10dは、入射光が混色してもライン濃淡の原因とならないMGセル，GRセルとされている。 - 特許庁 - To provide an abnormality detecting method for a fuel cell and an abnormality detecting device for the fuel cell capable of quickly detecting the abnormality on line when it is produced in any cell within a fuel cell stack.
燃料電池スタック内でいずれかのセルに異常を生じたときにオンラインで迅速に検出することができる燃料電池セル異常検出方法及び燃料電池セル異常検出装置を提供する。 - 特許庁 - To provide a capacitance ultrasonic trunsducer for detecting a defective cell or a defective cell group and connecting a signal input/output line only to the electrodes of a normal cell group other than the defective cell group.
本発明では、不良セルまたは不良セル群を検出して、その不良セル群以外の正常なセル群の電極にのみ信号入出力線と接続する静電容量型超音波振動子を提供する。 - 特許庁 - The method for establishing the cell line comprises a step of introducing a gene encoding the objective protein and a vector carrying a gene encoding a carrier protein into an animal cell and a step of carrying out cloning of the cell line stably expressing the objective protein with a system for magnetically separating the cell.
目的タンパク質をコードする遺伝子、およびキャリアータンパク質をコードする遺伝子を坦持するベクターを動物細胞に導入する工程と、磁気細胞分離システムにより目的タンパク質の安定発現細胞株のクローニングを行なう工程とを含む細胞株の樹立方法。 - 特許庁 - The fuel cell system has: a manifold 40 installed on the side surface of a fuel cell 12 and accumulating exhaust air from the fuel cell 12; an exhaust pipe line 20 connected to the manifold 40 and extending in parallel to the side surface of the fuel cell 12; and a butterfly valve 34 installed in the exhaust pipe line 20.
燃料電池システムは、燃料電池１２の側面に設けられ、燃料電池１２から排出される排出空気を集積するマニホールド４０と、これに接続され、燃料電池１２の側面と平行に伸長する排出管路２０と、これに設けられたバタフライ弁３４とを有する。 - 特許庁 - The phase-change memory device includes a first mode set to activate, when boundary crossing occurs in a burst mode, both of one word line of a first phase-change memory cell array and one word line of a second phase-change memory cell array, and read data from the first phase-change memory cell array and the second phase-change memory cell array.
バーストモードで境界交差が発生する場合、第１相変化メモリセルアレイの１本のワードラインと第２相変化メモリセルの１本のワードラインとを共に活性化させ、第１相変化メモリセルアレイと第２相変化メモリセルアレイとからデータを読出す相変化メモリ装置の第１モードを設ける。 - 特許庁 - This circuit is provided with a bit line BL connected to a memory cell FSPZ and a differential amplifier D.
メモリセルＦＳＰＺと接続されたビット線ＢＬと差動増幅器Ｄが設けられている。 - 特許庁 - The diagnostic kit is obtained by seeding the cell line originated from the human lymphatic vessel on a substrate material.
診断キットは、前記のヒトリンパ管由来細胞株が基材上に播種されたものである。 - 特許庁 - To provide a nonvolatile semiconductor memory unit with a bit line extending on one side region of a cell array.
ビットラインがセルアレイの一側領域に延在する不揮発性半導体メモリ装置の提供 - 特許庁 - As the drain (sub-bit line) of a memory cell is held at a ground potential, a problem of memory disturbance is not caused.
メモリセルのドレイン（副ビット線）はグランド電位に保持するので、メモリディスターブの問題を生じない。 - 特許庁 - To provide a dynamic random access memory cell which can obtain high-speed operation by making the capacitance of a bit line small.
ビット線の容量を小さくし、高速動作が得られるダイナミックランダムアクセスメモリを得ること。 - 特許庁 - In the nonvolatile memory, each bit line BL is coupled electrically to each tunnel magnetic resistance element TMR of each memory cell.
ビット線ＢＬは、メモリセルのトンネル磁気抵抗素子ＴＭＲと電気的に結合される。 - 特許庁 - To increase the throughput of a production line by suppressing warpage of a solar cell.
太陽電池の反りを抑えることにより、製造ラインの処理能力を高くすることを実現する。 - 特許庁 - On a gate of read selection switch SW of the data cell, a read word line RWL(i) is connected.
データセルのリード選択スイッチＳＷのゲートには、リードワード線ＲＷＬ（ｉ）が接続される。 - 特許庁 - The second load element includes an end connected with a bit line of a reference cell array within the flash memory device.
第２負荷素子は、フラッシュメモリ装置内の基準セルアレイのビットラインに一端が連結される。 - 特許庁 - And read-out operation of a memory cell MC selected by activation of a word line and the like are performed.
そして、ワード線の活性化により選択されたメモリセルMCの読み出し動作等が実行される。 - 特許庁 - To provide a layout of SRAM cell comprising a compact configuration as well as a short local bit line.
コンパクトな構成および短いローカルビット線を有するＳＲＡＭセルのレイアウトを提供する。 - 特許庁 - Disclosed is the cell line CLL-AAT, deposited under ATCC Accession No. XXXXX.
ＡＴＣＣ受託番号ＸＸＸＸＸの下で寄託された、細胞株ＣＬＬ−ＡＡＴ。 - 特許庁 - To provide a direct-current mode word line coupling noise limitation circuit for a multi-port random access memory cell.
マルチプルポートのランダムアクセスメモリセル用の直流モードワードラインカップリングノイズ制限回路を提供する。 - 特許庁 - The first load element includes an end connected with a bit line of main cell array within the flash memory device.
第１負荷素子は、フラッシュメモリ装置内のメインセルアレイのビットラインに一端が連結される。 - 特許庁 - To provide a cell line established from the tail fin tissue of scorpion fish (Sebastiscus marmoratus, genus Sebasticus, family Scorpaenidae, order Scorpaeniformes).
カサゴ目フサカサゴ科カサゴ属カサゴの尾ヒレ組織から樹立した細胞株を提供すること。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
