「Cell Line」を含む例文一覧(2917)
＜前へ 1 2 .... 49 50 51 52 53 54 55 56 57 58 59 次へ＞- This semiconductor memory comprises a data access path for a memory cell, a signal driving circuit driving a signal line on the data access path, a dummy path simulating the data access path, and a dummy driving circuit simulating the driving circuit, load of the dummy path is less than that of the data access path, driving capability of the dummy driving circuit is less than that of the signal driving circuit.
半導体記憶装置は、メモリセルに対するデータアクセス経路と、データアクセス系路上の信号線を駆動する信号駆動回路と、データアクセス経路を模擬するダミー経路と、駆動回路を模擬するダミー駆動回路を含み、ダミー経路はデータアクセス経路より負荷が小さく、ダミー駆動回路は信号駆動回路より駆動能力が小さい - 特許庁 - The three-dimensionalic coordinate converter 34 converts the reception intensity signal Sb into a signal which represents it by the length of a straight line as a height of a target, along with converting the XY coordinate values into XY coordinate values of the law of perspective representation, and they are stored in a memory cell of a three-dimensional picture image memory 341 designated by the converted XY coordinate values.
前記三次元的座標変換器３４は、前記ＸＹ座標値を遠近透視表示法のＸＹ座標値に変換するとともに、受信強度信号Ｓｂを物標の高さとして直線の長さで示す信号に変換して三次元画像メモリ３４１の前記変換されたＸＹ座標値で指定されるメモリセルに記憶する。 - 特許庁 - The ferroelectric memory has a transistor 7 having a pair of source/drain regions 3 and 4, a lower electrode 9 connected to the source and drain regions 3 of the transistor 7, a ferroelectric layer 10 formed on the lower electrode 9, and a memory cell 50 including a bit line 11 formed on the ferroelectric layer 10.
この強誘電体メモリは、一対のソース／ドレイン領域３および４を有するトランジスタ７と、トランジスタ７のソース／ドレイン領域３および４に接続された下部電極９と、下部電極９上に形成された強誘電体層１０と、強誘電体層１０上に形成されたビット線１１とを含むメモリセル５０とを備えている。 - 特許庁 - The magnetic memory device includes an active area 11 formed in a first direction; an MTJ element 12, formed on the active area 11 and storing data by a change in the resistance value; and a gate electrode (word line WL) of cell transistors T1 and T2, formed on the active area 11 on both sides of the MTJ element 12 in a second direction orthogonal to the first direction.
第１方向に形成されたアクティブエリア１１と、アクティブエリア１１上に形成され、抵抗値の変化によってデータを記憶するＭＴＪ素子１２と、ＭＴＪ素子１２の両側のアクティブエリア１１上に、第１方向と直交する第２方向に形成されたセルトランジスタＴ１，Ｔ２のゲート電極（ワード線ＷＬ）とを備える。 - 特許庁 - An edge extracting part sets an inspection area 50 close to an inspection object 40, and a plurality of cells Ce1 to Ce12 radially extending from the center Cp0 of the inspection area 50, and also sets intersection points of a straight line passing the center in the width direction of each cell Ce1 to Ce12 and the edge of the inspection object 40 as edge points Pe1 to Pe12, respectively.
エッジ抽出部は、検査対象４０付近の検査領域５０と、検査領域５０の中心Ｃｐ０から放射状に延びた複数本のセルＣｅ１〜Ｃｅ１２とを設定し、各セルＣｅ１〜Ｃｅ１２の幅方向の中心を通る直線と検査対象４０のエッジとの交点をそれぞれエッジ点Ｐｅ１〜Ｐｅ１２とする。 - 特許庁 - When an activation of the sense amplifier is started, the control circuit makes the first switch DSW0 and the second switch #DSW0 conductive, and disconnects the first switch DSW0 and the second switch #DSW0 corresponding to the digit line D0 or #D0 to which the memory cell to be read is not connected in accordance with a potential difference between the first and the second sense nodes SAN0, #SAN0.
制御回路は、センスアンプの活性開始時には、第１スイッチＤＳＷ０及び第２スイッチ＃ＤＳＷ０を導通状態とし、第１、第２センスノードＳＡＮ０、＃ＳＡＮ０の差電位に応じて読み出し対象のメモリセルが接続されないデジット線Ｄ０又は＃Ｄ０に対応する第１スイッチＤＳＷ０又は第２スイッチ＃ＤＳＷ０のいずれか一方を切断状態とする。 - 特許庁 - The cyclohexane ketone compound from Antrodia camphorata shows cytotoxicity to the HBV-secreting human hepatoma cell line HepG2 2.2.15, decreased synthesis of HBV particles and further inhibited synthesis of hepatitis B surface antigen (HbsAg) and hepatitis B envelope antigen (HbeAg) effectively to achieve the goal of HBV inhibition.
本発明中のベニクスノキタケシクロヘキサンケトン化合物はB型肝炎ウィルスを分泌するヒト肝臓癌細胞株HepG２ ２.２.１５に対して細胞毒性を備え、B型肝炎ウィルスビリオンの生成量を低下させることができ、しかもB型肝炎表面抗原（HbsAg）及びB型肝炎エンベロープ抗原（HbeAg）の抑制に有効で、こうしてB型肝炎ウィルスを抑制する目的を達成する。 - 特許庁 - When the established cell line huGK-14 derived from the human liver cancer tissue producing HBs antigen is cultured to obtain the antigen from the cultured supernatant, an unusually high concentration of HBs antigen particles is productively secreted into the cultured supernatant by including dexamethasone and N,N-dimethylacetamide in the culture medium for production.
ＨＢｓ抗原を産生するヒト肝癌組織由来の樹立細胞株ｈｕＧＫ-１４を培養し、その培養上清から該抗原を得るに際し、生産用培地にデキサメタゾンおよびＮ，Ｎ−ジメチルアセトアミドを含ませることにより、培養上清中に従来にない高い濃度のＨＢｓ抗原粒子が分泌産生されることを見出した。 - 特許庁 - Data read through a main bit line MBL from a memory block 2 having a memory cell array constituted of a dynamic type storage element are amplified by a sense amplifier circuit and latched by a latch circuit 12, and only one of outputs from a plurality of tristate buffers 13 to receive the output of the latch circuit is set so as to become a state to be outputted.
ダイナミック型記憶素子からなるメモリセルアレイを有するメモリブロック２からメインビット線ＭＢＬを通して読み出されるデータを、センスアンプ回路１１で増幅してラッチ回路１２でラッチし、ラッチ回路の出力を入力とする複数のトライステートバッファ１３からの出力のうち、一つのみを出力可能状態に設定する。 - 特許庁 - The separator 31 of a fuel cell which is obtained by forming a plurality of straight-line grooves 33 at least on its one face is manufactured by gas assist injection molding in which a high-pressure inactive gas is injected into a fusion molding raw material before the fusion molding raw material in a metal mold is solidified, and it is manufactured as the separator 31 having a hollow 37 inside.
少なくともその片面に複数の直線状溝33を形成してなる燃料電池のセパレータ31を、金型内の溶融成形原料が固化する前に溶融成形原料中に高圧の不活性ガスを注入する、ガスアシスト射出成形によって作製することにより、その内部に空洞37を有するセパレータ31として作製する。 - 特許庁 - A normal dielectric capacitor 24 storing data by electric charges at a DRAM mode and a ferroelectric capacitor 21 storing data by a non-volatile mode are arranged in parallel, one side nodes of them are connected by a common cell plate 4, the other side nodes are connected by a switching element 22, while the nodes and a bit line 5 are connected by a switch element 2.
ＤＲＡＭモード時に電荷によってデータを記憶する常誘電体キャパシタ２４と不揮発モードでデータを記憶する強誘電体キャパシタ２１を並列に配し、それらの一方のノードを共通セルプレート４で接続し、もう一方のノード間をスイッチ素子２２で接続するとともにそのノードとビット線５とをスイッチ素子２で接続する。 - 特許庁 - A bottom electrode BE of a ferroelectric capacitor FC in a memory cell MC to be connected to plate lines PL, /PL is connected to an active area AA through a contact between the bottom electrode-active area, and the active area is connected to the plate line formed by the metal wiring layer through a contact cAA-M1 between the active area-metal wiring.
プレート線ＰＬ，／ＰＬに接続されるメモリセルＭＣにおける強誘電体キャパシタＦＣの下部電極ＢＥを、下部電極−拡散層間コンタクトを介して拡散層ＡＡに接続し、上記拡散層は、拡散層−金属配線間コンタクトｃＡＡ−Ｍ１を介して、金属配線層で形成されるプレート線に接続した。 - 特許庁 - A memory transistor MT as a memory cell of a semiconductor memory device is provided with a drain region 7, and a source region 9 that are formed in a silicon layer of an SOI substrate, a floating channel body formed in a silicon layer among the drain and source regions, and a gate electrode (word line WL) arranged on the channel body with a gate insulating film in between.
半導体メモリ装置のメモリセルである記憶トランジスタＭＴは、ＳＯＩ基板のシリコン層に形成されたドレイン領域７及びソース領域９と、これらの領域の間のシリコン層に形成されたフローティングのチャネルボディと、チャネルボディ上にゲート絶縁膜を介して配置されたゲート電極（ワード線ＷＬ）と、で構成される。 - 特許庁 - By electrically connecting an n-channel type MISFETQs in the direct peripheral circuit arranged in close to a memory array and a common source line PN_1 via a pad layer 16 composed of the same conductive film as that of a storage electrode 15 of the memory cell, the aspect ratio of a contact hole 22 formed at the upper part of the pad layer 16 is reduced.
メモリアレイに近接して配置した直接周辺回路のｎチャネル型ＭＩＳＦＥＴＱｓと共通ソース線ＰＮ_１との接続を、メモリセルの蓄積電極１５と同一の導電膜で構成したパッド層１６を介して電気的に接続することにより、パッド層１６の上部に形成するコンタクトホール２２のアスペクト比を小さくする。 - 特許庁 - Vertical cell transfer transistors Tr1, Tr2 and Tr3 having a channel region consisting of a single crystal silicon layer 18 formed by epitaxial growth, a source-drain region consisting of n-type diffusion regions 14 and 23 formed in upper and lower parts of the single crystal silicon layer 18 and an embedded gate electrode consisting of work line 21 are formed.
エピタキシャル成長により形成された単結晶シリコン層１８からなるチャネル領域と、単結晶シリコン層１８の上部と下部に形成されたｎ型拡散領域１４、２３からなるソース・ドレイン領域と、ワード線２１からなる埋め込み型のゲート電極とを有する縦型セルトランスファトランジスタＴｒ１、Ｔｒ２、Ｔｒ３が形成される。 - 特許庁 - The method, in which the coccus of the genus Lactococcus or its components inducing the IL-10 production in mammalian dendritic cells or spleen cells are selected, includes co-cultivating microorganisms such as the coccus of the genus Lactococcus or the like with an intestine epithelium cell line and selecting for caspase-1 activity and induction of IL-18 production.
ラクトコッカス属乳酸球菌などの微生物を、腸上皮細胞株と共培養し、カスパーゼ−１活性及びＩＬ−１８産生誘導能により選抜することを特徴とする、哺乳類の樹状細胞又は脾臓細胞からＩＬ−１０産生を誘導するラクトコッカス属乳酸球菌又はその成分の選抜方法。 - 特許庁 - To provide a magnetoresistive random access memory (MRAM) cell based on a thermally assisted switching writing procedure, comprising a magnetic tunnel junction having at least a first magnetic layer, a second magnetic layer, an insulating layer disposed between the first and second magnetic layers, further comprising a select transistor and a current line electrically connected to the junction.
少なくとも第一の磁気レイヤ、第二の磁気レイヤ及び第一の磁気レイヤと第二の磁気レイヤの間に配置された絶縁レイヤを有する磁気トンネル接合部を備え、更に、選択トランジスタと、接合部と電気的に接続された電流ラインとを備えた熱アシストスイッチング式書き込み手順にもとづく磁気ランダムアクセスメモリ（ＭＲＡＭ）セルを提供する。 - 特許庁 - To provide the device structure of a superconducting random access memory of ultra high speed and a large scale, of which the high temperature process can be employed for most of manufacturing processes, a memory cell can be miniaturized, an inductance can be efficiently formed on a DC bias current supply line, and a magnetic field is not affected by the bias current.
大部分の製造工程に高温プロセスを採用することができ、また、メモリセルの小型化が可能であり、さらに、直流のバイアス電流供給線路に効率的にインダクタンスを形成でき且つこのバイアス電流による磁場の影響を受けない、超高速で、大規模な、超伝導ランダムアクセスメモリのデバイス構造を提供する。 - 特許庁 - To provide an oil-based eye liner cosmetic product having excellent line-drawing usability without causing running at a texture, wrinkle, etc., of a horny cell layer, giving good luster, exhibiting makeup-maintaining effect to prevent partial peeling of a cosmetic film caused by running with sebum and continuous motions such as blinking and, nevertheless, having excellent cleansing easiness.
本発明は、油性アイライナー化粧料に関し、角層のキメやしわなどににじまずラインが描ける使用性に優れ、ツヤ感が良好で、皮脂とのにじみやまばたきなどの連続運動による化粧膜の部分的な剥離を防ぐ化粧持続効果を有しながらも、クレンジングのしやすさに優れた油性アイライナー化粧料を提供するものである。 - 特許庁 - The method for screening the compound for preventing, mitigating or treating the pancreatic islet lesion of the pancreas includes verifying the regulatory effect exhibited by a test compound against the expression of 4F2hc induced by the contact of a human peripheral blood mononucleosis or a human established cell line having properties of a human monocyte or a human macrophage, with a macrophage-activating material.
ヒト末梢血単核球またはヒト単球もしくはヒトマクロファージの性質を有するヒト培養細胞樹立株と、マクロファージ活性化物質とが接触して惹起される４Ｆ２ｈｃの発現に対して被検化合物が示す調節作用を検定することを特徴とする膵臓の膵島病変を予防、緩和または治療する化合物のスクリーニング方法。 - 特許庁 - The flow cell 10 is connected to a liquid inlet pipe 11 and a liquid discharge pipe 12 composed by connecting linear pipe lines with spiral pipe lines, and both linear pipe line parts 111, 121 are held by a supporting part 16, freely turnably corresponding to a reciprocating motion of the sample rack 20 and in the reciprocating motion in the extension direction of the pipe lines.
フローセル１０には直線状管路と螺旋状管路とが連結されて成る液体導入管１１と液体導出管１２とが接続されており、両直線状管路部１１１、１２１は支持部１６により試料ラック２０の往復動に応じた回動と、該管路部の延伸方向の往復動とが自在に保持されている。 - 特許庁 - The main MPU 6 detects voltage information transmitted from each of the voltage detection blocks 4 by changing the communication line 8 by the switching circuit 5, computes the input cell voltage or unit voltage and the residual capacity of the cells 3 or the electric power units 2 from an electric current value of the electric power supply 1 for travelling and controls the electric current of the electric power supply 1 for travelling.
メインＭＰＵ６は、切換回路５で通信回線８を切り換えて、各電圧検出ブロック４から伝送される電圧情報を検出し、入力されるセル電圧またはユニット電圧と、走行用電源１の電流値からセル３又は電源ユニット２の残容量を演算し、走行用電源１の電流をコントロールする。 - 特許庁 - To minimize a standby current IDD2P and an operating current by controlling turn-on/turn-off operating time of a voltage driving means of the end terminal to be the same using a PMOS transistor and an NMOS transistor of a low threshold voltage are used for a driver terminal, and stably driving a bit line pre-charge voltage and a cell plate voltage at a low power source voltage.
ドライバー端にしきい電圧の低いＰＭＯＳトランジスタとＮＭＯＳトランジスタとを用いて、最終端の電圧駆動手段のターンオン／ターンオフ動作時間が同じになるように制御し、低電源電圧状態で、ビットラインプリチャージ電圧又はセルプレート電圧を安定的に駆動し、待機電流ＩＤＤ２Ｐ及び動作電流を最小化すること。 - 特許庁 - A procedure comprises processing of analyzing a clock skew in a circuit, processing of analyzing information about timing violation, processing of analyzing information about output delay of each flip-flop, processing of analyzing information about cell characteristics, processing of optimizing the value of the clock skew, processing of adding a delay to a clock line, and processing of outputting information about a changed wiring path and logic.
回路のクロックスキューを解析する処理と、タイミング違反の情報を解析する処理と、各フリップフロップの出力遅延の情報を解析する処理と、セル特性の情報を解析する処理し、クロックスキューの値を最適化する処理と、クロックラインに遅延を追加する処理と、変更された配線パス、論理の情報を出力する処理とで構成される。 - 特許庁 - At the time of operation of writing data in a memory cell, a data transition detecting circuit 40 detects variation of a level of input data Din, when a level of the input data Din is varied, an equalizing circuit 41 equalizes data bus lines 38-1, 38-2, after that complementary data corresponding to input data are transferred to the data bus line.
メモリセルへのデータの書き込み動作時に、データ遷移検出回路４０で入力データＤｉｎのレベル変化を検出し、入力データＤｉｎのレベルが変化した時にイコライズ回路４１でデータバス線３８−１，３８−２をイコライズし、その後、データバス線に入力データに対応する相補データを転送することを特徴としている。 - 特許庁 - The semiconductor storage device 1 comprises a word driver 20 for applying a driving voltage VXPG_ij to a word line SX connecting to a memory cell 11, and an internal power source circuit 30 for supplying the driving voltage VXPG_ij to the word driver 20 and applying a substrate voltage VXPG_i to back gates of a group of transistors constituting the word driver 20.
半導体記憶装置１は、メモリセル１１につながるワード線ＳＸに駆動電圧ＶＸＰＧ＿ｉｊを印加するワードドライバ２０と、そのワードドライバ２０に駆動電圧ＶＸＰＧ＿ｉｊを供給し、ワードドライバ２０を構成するトランジスタ群のバックゲートに基板電圧ＶＸＰＧ＿ｉを印加する内部電源回路３０とを備える。 - 特許庁 - A current collection means is combined at least one of ends of the electrode to shorten a surface conductive line of the fuel cell 1, and at least one of an anode catalyst layer 2 and a cathode catalyst layer 3 includes a high conductive additive selected from a group of graphite, a carbon nanotube, and a corrosion-resistant metal to improve the conductivity.
燃料電池１の面内導電路を短縮するために、電極の少なくとも一方の端部に集電手段を結合し、導電性を高めるために、アノード触媒層２およびカソード触媒層３のうちの少なくとも一方が、黒鉛、カーボンナノチューブ、および耐蝕性金属からなる群から選択される高導電性添加物を含む構成とする。 - 特許庁 - A cooling water circulation system is formed provided with a cooling water supply line 32 with a cooling water circulation pump 33 for supplying cooling water 12 to a solid polymer fuel cell 1a, and a cathode humidifier 24 for humidifying air 9 supplied to a cathode 3 by making it in contact with the cooling water 12a with temperature risen after battery cooling.
固体高分子型燃料電池１ａへ冷却水１２を供給する冷却水循環ポンプ３３付きの冷却水供給ライン３２と、カソード３へ供給する空気９を電池冷却後の温度上昇した冷却水１２ａと気液接触させて加湿するカソード加湿器２４を備えた冷却水循環系を形成する。 - 特許庁 - By introducing a chelating functional group in polyelectrolyte material having the chemical structure in which electrolyte group has been introduced into a hydrocarbon skeleton part, metal ions (mixed from the fuel pipe line system or the like) that cause radical formation from peroxides such as hydrogen peroxide generated by cell reaction are captured by chelating functional groups, and the formation of peroxide radicals is inhibited.
炭化水素骨格部に電解質基が導入された化学構造の高分子電解質材料中にキレート性官能基を導入することにより、電池反応により発生する過酸化水素のような過酸化物をラジカル化する金属イオン（燃料の配管系などより混入）をキレート性官能基により捕捉し、過酸化物ラジカルの生成を抑制する。 - 特許庁 - The solid-state imaging device is configured with an NMOS TR (switching TR) 121 which is inversely in operation to an ON/OFF operation of NMOS TRs (reset TRs) 103p and 103q in each pixel cell and placed at a position just before an input node to especially a correlated double sampling circuit 111 on a common read line 109 shared by a plurality of the pixel cells.
複数の画素セル間において共有される共通読み出し線１０９上の特に相関二重サンプリング回路１１１への入力ノードの直前の位置に、各画素セル内のＮＭＯＳトランジスタ（リセットトランジスタ）１０３ｐおよび１０３ｑのオン／オフ動作と逆に動作するＮＭＯＳトランジスタ（スイッチトランジスタ）１２１を設けて固体撮像素子を構成する。 - 特許庁 - To provide a method for accurately performing line-shaped groove processing, such as dicing of a substrate and groove processing of a solar cell, by a simple masking method, since in a conventionally performed pattern cutting by sandblasting, a method using a photosensitive dry film as masking, and a method including printing masking ink by screen printing and performing masking, are costly and time consuming.
従来から行われてきたサンドブラストによりパターン切削加工に於いて、マスキングとして感光性ドライフィルムを使用する方法やマスキングインクをスクリーン印刷にて印刷してマスキングを行う方法ではコストと時間がかかり、簡単なマスキング方法で基板のダイシングや太陽電池の溝加工等ライン形状の溝加工を精度良く行える方法が望まれている。 - 特許庁 - A method supplying the cover gas supplied to prevent oxidation of a fuel electrode after stopping supplying the fuel when the high temperature fuel cell power generator stops supplies dimethyl ether to the fuel-supply line as the cover gas at least until the temperature of the fuel electrode 26 becomes below the temperature at which the fuel electrode is oxidized with atomospheric gas.
また、高温形燃料電池発電装置の停止時に、燃料の供給を停止した後の、燃料極の酸化を防止するために供給されるカバーガスの供給方法は、少なくとも、前記燃料極２６の温度が、該燃料極が雰囲気ガスにより酸化される温度以下となるまで、燃料供給ラインにカバーガスとしてジメチルエーテルを供給するものである。 - 特許庁 - To provide a semiconductor transfer system that employs a cell integration form rail type article transfer method, and a vehicle control method in which a vehicle concentration or a vehicle lack is systematically and effectively prevented from occurring during normal article transfer in a specific zone, and therefore, the efficiency of article transfer in the semiconductor manufacturing line is improved.
セル統合方式のレール型物品移送方式が適用された半導体移送システムにおいて、正常な物品移送中に発生しうる特定の区間での車両集中または車両不足現象を体系的かつ効果的に防止できる半導体移送システム及びその車両制御方法を提供することで、半導体製造ラインでの物品移送効率を向上させる。 - 特許庁 - This semiconductor device has: a conductive pad which is a bit line landing pad formed in a non-cell region of a semiconductor substrate; a conductive pattern which is formed on the periphery of the top face of the conductive pad and includes an opening that partially exposes the conductive pad; and a conductive contact which fills the opening and connects the conductive pad to upper wiring.
前記半導体装置は、半導体基板の非セル領域に形成されたビットラインランディングパッドである導電性パッド、前記導電性パッドの上面の周辺部上に形成され、前記導電性パッドを部分的に露出させる開口を含む導電性パターン、そして前記開口を埋め立て、前記導電性パッドを上部配線と連結する導電性コンタクトを含む。 - 特許庁 - Signal voltages Vsp, Vsn from a signal line driving circuit 3 are applied via an active element, such as a TFT, onto a display electrode on a matrix substrate 11, and a common voltage Vcom common to each display cell 13 is applied via a buffer circuit 4 to a counter electrode on a counter substrate 12, thereby applying a driving voltage to the liquid crystal in the liquid crystal display 13.
ＴＦＴなどのアクティブ素子を介して信号線駆動回路３からの信号電圧Ｖsp・Ｖsnをマトリクス基板１１上の表示電極に印加するとともに、各表示セル１３に共通の共通電圧Ｖcom をバッファ回路４を介して対向基板１２上の対向電極に印加することで、表示セル１３における液晶に駆動電圧を印加する。 - 特許庁 - This monoclonal anti-idiotype antibody against the factor VIII inhibitor antibody bonding with the domain A2 of the factor VIII, a cell line producing the monoclonal anti-idiotype antibody, the use of the monoclonal anti-idiotype antibody as a medicine are provided, and more in detail, the use of the same for the production of the medicine used for the treatment of the hemophilia A is provided.
本発明は、第VIII因子のドメインＡ２に結合する第VIII因子インヒビター抗体に対するモノクローナル抗−イディオタイプ抗体、およびこのモノクローナル抗−イディオタイプ抗体を産生する細胞株、薬物としてのこのモノクローナル抗−イディオタイプ抗体の使用、ならびにより詳細には、血友病Ａの処置のために使用される薬物の製造のためのその使用に関する。 - 特許庁 - In procedure of reading out data written in a ferroelectric capacitor CFe of a ferroelectric memory cell MFe, first voltage for increasing quantity of polarization of the ferroelectric capacitor CFe is applied to the ferroelectric capacitor CFe, after that, a series of read-out voltage for inducing a potential in accordance with the data in a bit line BL is applied to the ferroelectric capacitor CFe.
強誘電体メモリセルＭＦｅの強誘電体キャパシタＣＦｅに書き込まれたデータを読み出す手順において、強誘電体キャパシタＣＦｅの分極量を増加させるための第１の電圧を、強誘電体キャパシタＣＦｅに印加し、そのあとに、上記データに応じた電位をビットラインＢＬに誘起させるための一連の読み出し電圧を、強誘電体キャパシタＣＦｅに印加する。 - 特許庁 - The transformant is obtained by introducing (a) a DNA comprising a base sequence encoding the organic anion transporter OATP1A2, or (b) a DNA hybridizing with a DNA comprising a base sequence homologous to the base sequence encoding the OATP1A2 under a stringent condition, and encoding a protein having physiological activity of the OATP1A2, into the human kidney cell line.
また、本発明に係る形質転換体は、（ａ）有機アニオントランスポーターＯＡＴＰ１Ａ２をコードする塩基配列からなるＤＮＡ、又は（ｂ）ＯＡＴＰ１Ａ２をコードする塩基配列と相同的な塩基配列からなるＤＮＡとストリンジェントな条件下でハイブリダイズし、かつＯＡＴＰ１Ａ２の生理学的活性を有するタンパク質をコードするＤＮＡがヒト腎臓細胞株に導入されたものである。 - 特許庁 - To provide a semiconductor transfer system, which employs a rail-based article transfer method of a cell integration system, and a method for controlling its vehicle, in which the concentration and insufficient of the vehicle is systematically and efficiently prevented from occurring at a specific zone during normal transportation of articles, thereby improving transfer efficiency of the articles in a semiconductor manufacturing line.
セル統合方式のレール型物品移送方式が適用された半導体移送システムにおいて、正常な物品移送中に発生しうる特定の区間での車両集中または車両不足現象を体系的かつ効果的に防止できる半導体移送システム及びその車両制御方法を提供することで、半導体製造ラインでの物品移送効率を向上させる。 - 特許庁 - The semiconductor device comprises a memory part where, provided in an element formation region within a chip region of a wafer, a cell is formed using a trenched capacitor, a bonding pad 304 provided around the element formation region, and a dummy trench 303 formed, at least, either above a dicing line 305 of the wafer or below the bonding pad 304.
ウェハにおけるチップ領域中の素子形成領域に設けられ、セルがトレンチ型キャパシタを用いて形成されたメモリ部と、前記素子形成領域の周辺に設けられたボンディングパッド３０４と、前記ウェハにおけるダイシングライン３０５上、前記ボンディングパッド３０４下方の少なくともいずれかに形成されたダミートレンチ３０３とを具備したことを特徴とする半導体装置。 - 特許庁 - In this solar cell module, the resin adhesive 12 is interposed between the wiring material 11 and the connecting electrode 40 arranged along an arrangement direction H; the resin adhesive 12 has removal regions 12a where the resin adhesive 12 is removed in a direction orthogonal to a principal surface of a photoelectric conversion part 20; and the removal regions 12a continue on a line crossing the arrangement direction H.
配列方向Ｈに沿って配置された配線材１１と接続用電極４０との間には、樹脂接着剤１２が介挿されており、樹脂接着剤１２は、光電変換部２０の主面に垂直な方向において樹脂接着剤１２が除去された除去領域１２ａを有し、除去領域１２ａは、配列方向Ｈと交差する線上において連なる。 - 特許庁 - The semiconductor memory device includes a scrambler configured to output a control signal enabled when an address is an address for accessing a memory cell of a complementary bit line, a write selector configured to selectively transmit data of a write path in response to the control signal, and a read selector configured to selectively transmit data of a read path in response to the control signal.
本発明に係る半導体メモリ装置は、アドレスが相補ビットラインのメモリセルにアクセスしようとするアドレスである場合、イネーブルされる制御信号を出力するスクランブル部と、前記制御信号に応じて書き込み経路のデータを選択的に伝送する書き込み選択部と、前記制御信号に応じて読み取り経路のデータを選択的に伝送する読み取り選択部とを備える。 - 特許庁 - The design of the color of make-up cosmetics is characterized by designing so that, in its spectrophotometric curve measured by packed in a color measuring cell, all points except the points at 600 nm and 540 nm exist below a straight line connecting a point at 600 nm and a point at 540 nm on the curve.
メークアップ化粧料の色の設計方法に於いて、測色用セルに充填して測定した分光光度曲線が、当該分光光度曲線上の６００ｎｍの点と５４０ｎｍの点とを結ぶ直線の下に６００ｎｍの点と５４０ｎｍの点を除く全ての点が存在する様に設計することを特徴とする、メークアップ化粧料の色の設計方法。 - 特許庁 - A titanium silicide film 22 is formed through a silicon film 21 on an impurity semiconductor region 11 of a memory cell selecting MISFETQs where a bit line BL is formed, and a plug 20 formed inside a connection hole 19 is made of a metal film, so that the bulk resistance and contact resistance of a plug 20 are reduce with no erosion of a semiconductor substrate 1 by the titanium silicide film 22.
ビット線ＢＬが形成されるメモリセル選択用ＭＩＳＦＥＴＱｓの不純物半導体領域１１上にシリコン膜２１を介してチタンシリサイド膜２２を形成し、接続孔１９の内部に形成されるプラグ２０を金属膜で構成することによって、半導体基板１をチタンシリサイド膜２２で侵食することなく、プラグ２０のバルク抵抗およびコンタクト抵抗を低減する。 - 特許庁 - Relating to a memory control device 1 provided with a word line selecting information storing section arranged between a memory cell array 9 and a row decoder 33, a column selecting information storing section 17 arranged between a column selector 39 and a column decoder 37, and a control circuit 19, each selecting information storing section 11, 17 is constituted of sift registers including a selector 23 and a flip-flop 21.
メモリアレイ９とロウデコーダ３３との間に介装されたワード線選択情報記憶部１１と、カラムセレクタ３９とカラムデコーダ３７との間に介装されたカラム選択情報記憶部１７と、制御回路１９とを備えるメモリ制御装置１において、セレクタ２３とフリップフロップ２１とを含むシフトレジスタで各選択情報記憶部１１，１７を構成する。 - 特許庁 - The electroplating method for the band steel excellent in uniformity of plating is characterized by correcting warps in the width direction of the band steel by controlling the pushing-in quantities in the path line direction of backup roles with a scrubber apparatus which is arranged at the upstream side of an electroplating cell and has a plurality of brush units each composed of a brush roll and the backup roll when the band steel is electroplated.
鋼帯に電気めっきするにあたり、電気めっきセル上流側に配設されている、ブラシロールとバックアップロールからなるブラシユニットを複数、鋼帯通板方向に備えるスクラバー装置で、バックアップロールのパスライン方向の押し込み量を調整することによって、鋼帯幅方向の反りを矯正することを特徴とする均一めっき性に優れる鋼帯の電気めっき方法。 - 特許庁 - The NAND type magnetic resistance RAM reduces a non-active region by connecting two or more transistors sharing source and drain regions in an NAND type in series and improves integration degree by reducing an effective area per cell by improving read-out performance by sharing one read-out node connected to a bit line with a plurality of transistors.
本発明に係るＮＡＮＤ型磁気抵抗ラムは、ソース及びドレイン領域を共有する２つ以上のトランジスタをＮＡＮＤ型に直列連結して非活性領域を減少させ、ビットラインと連結された１つの読出しノードを複数のトランジスタと共有して読出し動作を改善することにより、セル当りの有効面積を減少させて集積度を向上させることができるようにする。 - 特許庁 - To provide a pipe register and a semiconductor memory cell provided with the same with which high speed operation is enabled by sensing the data of respective global input/output positive and negative lines and storing/ outputting the sensed data without an influence caused by loading upon the other global input/output line while being independently connected to the relevant global input/output positive and negative lines.
本発明は、各グローバル入出力正及び負ラインに独立的に連結されてローディングによる他のグローバル入出力ラインのスキューに影響を受けなくて、該当グローバル入出力正及び負ラインのデータを感知して感知されたそのデータを貯蔵及び出力することによって、高速動作を可能にした、パイプレジスタ及びそれを備えた半導体メモリ素子を提供する。 - 特許庁 - This system comprises a camera 9 for photographing a medium under cell culture via a microscope, multivaluating means 3 and 5 for multivaluating two-dimensional image data photographed by the camera 9, and run length measuring means 3 and 5 for determining the run length of an image data portion corresponding or not corresponding to cells in a straight measurement line crossing the two-dimensional image data multivaluated by the means 3 and 5.
顕微鏡を介して細胞培養している培地を撮影するカメラ９と、カメラ９で撮影した２次元画像データを多値化する多値化手段３、５と、多値化手段３、５で多値化した２次元画像データを横切る直線状の計測ラインにおける細胞に対応する画像データ部分のランレングス、または、細胞に対応していない画像データ部分のランレングスを求めるランレングス計測手段３、５とを備えた構成とする。 - 特許庁 - The writing circuit divides the pulse width of the writing pulse into a plurality of sections to change the pulse height among the sections to provide voltages for writing to different target threshold levels, and brings the bit line connected with the memory cell in which writing to the respective target threshold levels is performed, into a writable selected state by synchronizing it with the applying period to the respective target threshold level.
書き込み回路は、書き込みパルスのパルス幅を複数の区間に分割して各区間で異なる目標しきい値レベルへの書き込み用電圧となるようにパルス高さを切り替えると共に、各目標しきい値レベルへの書き込みが行われるメモリセルが接続されたビット線を各目標しきい値レベルへの印加期間に同期させて書き込み可能な選択状態とすることを特徴とする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
