「Cell Line」を含む例文一覧(2917)
＜前へ 1 2 .... 49 50 51 52 53 54 55 56 57 58 59 次へ＞- This device comprises a memory cell array in which many memory cells are connected between many word lines and many bit lines respectively, the many switching means connected to each bit line, and capacitors connected between the many switching means and ground.
多数のワードラインと多数のビットラインとの間に多数のメモリセルがそれぞれ接続されてなるメモリセルアレイと、前記各ビットラインに接続される多数のスイッチング手段と、前記多数のスイッチング手段と接地との間に接続されるキャパシタとからなる。 - 特許庁 - To provide a circuit for clamping a word-line voltage which can generate a pumping voltage of a potential being stable even for variation of power source voltage in a process in which power source voltage is pumped for not only a flash memory cell but an element driven by a high voltage.
フラッシュメモリセルだけでなく、高電圧によって駆動される素子のために電源電圧をポンピングする過程において電源電圧の変化にも安定した電位のポンピング電圧を発生させ得るワードライン電圧クランピング回路を提供すること。 - 特許庁 - The pure water tank 13 is installed in a lower part than an electrical leak-possible portion making electrical leak possible by flooding out of an AC current line 56 from a system power source 51 to the electric power conversion system 50 within the fuel cell system.
純水タンク１３が、燃料電池システム内であって系統電源５１から電力変換装置５０までの交流電流系統５６のうち浸水することで漏電する可能性のある漏電可能部位より下方に設置されている。 - 特許庁 - The preliminary replacing piping line 130 is used to supply the gaseous phase object to the cooling liquid circulation passage installed in a fuel cell 100 and preliminarily replacing the existing gas occupying the cooling liquid circulation passage with the gaseous phase object.
予備置換配管系１３０は、気相体を、燃料電池１００に設けられている冷却液循環経路に供給して、冷却液循環経路を占めている既存気体を、気相体によって予備置換するために使用される。 - 特許庁 - A data storage circuit is connected to the bit line, and when threshold voltage of 2^k pieces (k: natural number) are set to respective memory cells in the memory cell array, the data storage circuit has at least one static latch circuit storing write-in data and a plurality of dynamic latch circuits.
データ記憶回路は、ビット線に接続され、メモリセルアレイ内の各メモリセルに２^ｋ個（ｋは自然数）の閾値電圧を設定する場合、書き込みデータを記憶する少なくとも１つのスタティックラッチ回路と、複数のダイナミックラッチ回路とを有している。 - 特許庁 - This high performance filter member is a corrugate structural body comprising a base material having deodorizing, dust removing and odor/ dust removing performances and has a node line thereof bent in serpentine while having an angle slant to the open surface of a cell.
脱臭性能、除塵性能、脱臭除塵性能を有する基材からなるコルゲート構造体であって、ノードラインが蛇行状に屈曲し、且つ、ライナがセルの開口面に対して斜めの角度を有することを特徴とする高性能フィルター部材。 - 特許庁 - A plurality of bit lines for inputting/outputting data for a memory cell 1 arranged in a matrix form are constituted of a plurality of bit line pairs BLP1 to BLP4 repeatedly arranged by setting two bit lines connected to the same sense amplifier as a pair.
マトリックス状に配置されたメモリセル１に対しデータの入出力を行う複数のビット線が、同一のセンスアンプに接続された２本のビット線を対として繰り返し配置した複数のビット線対ＢＬＰ１〜ＢＬＰ４から構成されている。 - 特許庁 - Word lines are made hierarchy, qlobal word lines driven in accordance with a row address and local word lines driven in accordance with a column enable-signal are provided, a memory cell group is selected by a local word line, and write-in is performed.
ワード線を階層化し、ロウアドレスに応じて駆動されるグローバルワード線と、グローバルワード線に印加される信号及びカラムイネーブル信号に応じて駆動されるローカルワード線を設けて、ローカルワード線によってメモリセルグループを選択し、書き込みを行う。 - 特許庁 - In the data registration processing part 17, the inputted variable and the outputted variable to be connected to each other are displayed by arranging them in the same line of the list and data input in each cell of the list by an operation of an operation part 14 is enabled.
データ登録処理部１７では互いに接続される入力変数と出力変数とを一覧表の同じ行に並べて表示するとともに操作部１４の操作による一覧表の各セルへのデータの入力を可能とする。 - 特許庁 - A data read-out current Is flows in a current path passing through a selection memory cell formed through a data bus DB, a column selection gate CSG, a bit line BL and a reference voltage wiring SL installed between a data read- out circuit 52a and a read-out reference voltage Vss terminal.
データ読出電流Ｉｓは、データ読出回路５２ａから読出基準電圧Ｖｓｓの間に、データバスＤＢ、コラム選択ゲートＣＳＧ、ビット線ＢＬ、基準電圧配線ＳＬを介して形成される、選択メモリセルを通過する電流経路を流れる。 - 特許庁 - When nonvolatile memory cells which can store two bits in one memory cell and in which current are made to flow bi-directionally are used, a bias power source potential is also given to a bit line BL4 being adjacent to two bit lines BL2, BL3 in which a sense current is made to flow.
２ビットを１メモリセルに記憶することができ、双方向に電流を流す不揮発性メモリセルを用いる場合に、センス電流を流す２つのビット線ＢＬ２、ＢＬ３に隣接するビット線ＢＬ４にもバイアス電源電位を与える。 - 特許庁 - When a signal is read from the selected memory cell to each of the local bit lines LBL, after the signal is amplified by the local sense amplifier 12, the signal is transmitted to the global sense amplifier 11 via the global bit lines GBL, and connected selectively to the external data line.
選択された前記メモリセルから各々のローカルビット線ＬＢＬに信号が読み出されると、ローカルセンスアンプ１２で増幅された後、グローバルビット線ＧＢＬを経由してグローバルセンスアンプ１１に伝送され、選択的に外部データ線に接続される。 - 特許庁 - In a mobile communication system of the invention, a radio base station eNB in an E-UTRAN is configured to transmit a frequency of a downlink carrier (EARFCN) and a physical cell ID (PCI) of a blacklisted cell which is prohibited from being accessed with the frequency of the downlink carrier to a radio line controller (RNC) in a UTRAN.
本発明に係る移動通信システムは、Ｅ-ＵＴＲＡＮ内の無線基地局ｅＮＢは、ＵＴＲＡＮ内の無線回線制御局ＲＮＣに対して、下りリンクキャリアの周波数（ＥＡＲＦＣＮ）及び下りリンクキャリアの周波数においてアクセスが禁止されているセルであるブラックリストセル（Ｂｌａｃｋｌｉｓｔｅｄ ｃｅｌｌｓ）の物理セルＩＤ（ＰＣＩ）を送信するように構成されている。 - 特許庁 - Before normal power generation of the fuel cell, preliminary power generation steps (steps S1 to S3) of preliminarily making the fuel cell generate power for determining leak of the liquid fuel, and determining steps (steps S2 to S5) of determining existence of leak of liquid fuel based on degrees of fall of pressure P1 of gas produced by the preliminary power generation and exhausted from an anode to a fuel circulation line are performed.
燃料電池の通常発電前に、液体燃料の漏れを判定するために燃料電池を予備発電する予備発電ステップ（ステップＳ１〜３）と、予備発電により生成し、アノードから燃料循環ラインに排出されたガスの圧力Ｐ_１の低下度合に基づいて、液体燃料の漏れの有無を判定する判定ステップ（ステップＳ２〜Ｓ５）とを実行する。 - 特許庁 - This fuel cell system includes: a reformer 4 for reforming a material fuel to a hydrogen-rich reform fuel by using heat generated in a burner 5; a fuel cell body 1 for generating power using the fuel reformed by the reformer 4 and air, and discharging an anode off-gas containing hydrogen; and an anode off-gas line 2 for guiding the anode off-gas to the burner 5 to be burnt by the burner 5.
燃料電池システムは、バーナ５での発熱を利用して原燃料を水素リッチな改質燃料に改質する改質器４と、改質器４で改質された燃料と空気を用いて発電して水素を含有するアノードオフガスを排出する燃料電池本体１と、アノードオフガスをバーナ５で燃焼させるためにバーナ５に導くアノードオフガスライン２と、を有する。 - 特許庁 - A finger electrode 11 formed on a solar cell 1 and a finger electrode 12 formed on its rear surface are formed at their overlapping position on a projection surface parallel to the light receiving surface or the rear surface of the solar cell 1, concretely, so that the center line of the finger electrode 11 may be nearly coincided with that of the finger electrode 12.
太陽電池セル１上に形成されたフィンガー電極１１と、裏面に形成されたフィンガー電極１２とが、太陽電池セル１の受光面又は裏面と平行な投影面上において、個々のフィンガー電極が互いに重なり合う位置、具体的には、フィンガー電極１１の中心線とフィンガー電極１２の中心線とが略一致するように形成する。 - 特許庁 - To reduce damage of a fuel cell power generator including a peripheral device accompanied to backflow of steam to the minimum, by detecting backflow abnormality of steam from a steam separator to a raw fuel supplying line in a starting process of the fuel cell power generator to stop quickly an operation of the generator based on a detected signal detected hereinbefor.
燃料電池発電装置の起動過程において、水蒸気分離器から原燃料供給ラインへの水蒸気の逆流異常を検知し、この検知信号に基づいて、燃料電池発電装置の運転を速やかに停止して、蒸気逆流に伴う周辺装置を含めた燃料電池発電装置の損傷を最小にする燃料電池発電装置を提供する。 - 特許庁 - Offset depending on voltage difference between offset control voltage Vofd and Vofr from a voltage generating circuit 55 and 56 is given to through current of the data line LIO and LIOr, a reference current Iref passing through the dummy cell is set at an intermediate level of levels of two kinds corresponding to stored data of a data read current Idat passing through the selection memory cell.
電圧発生回路５５および５６からのオフセット制御電圧ＶｏｆｄおよびＶｏｆｒの電圧差に応じたオフセットがデータ線ＬＩＯおよびＬＩＯｒの通過電流間に与えられて、ダミーセルを通過する基準電流Ｉｒｅｆは、選択メモリセルを通過するデータ読出電流Ｉｄａｔの記憶データに応じた２種類のレベルの中間レベルに設定される。 - 特許庁 - The solar power generating device has the solar cell panel divided into a plurality of blocks, output control devices which are respectively disposed on every divided solar cell panel and makes respectively the maximum output control, and diodes each of which is serially connected to the output line of each control device and prevents crosscurrent among the respective outputs, and a bus voltage is gained by parallel-connecting the diodes on the output side of the respective diodes.
複数ブロックに分割した太陽電池パネルと、分割した太陽電池パネル毎に設けられ、それぞれ最大出力制御を行う出力制御装置と、制御装置の出力ラインに直列に接続され、それぞれの出力間の横流を防止するダイオードとを具備し、ダイオードの出力側で並列接続してバス電圧を得ることを特徴とする。 - 特許庁 - When the water temperature in the line 3 is raised, the first, eleventh, fourth to tenth switches S1, S11, S4 to S10 are closed to close the heating circuit 20, the voltage of the power supplied from the battery 5 through the converter 6 is lowered, the current is increased, and then the power is supplied to the first cell C1 to heat the cell C1.
給水ライン３の水温を上昇させる場合には，第１，第１１，第４〜第１０スイッチＳ１，Ｓ１１，Ｓ４〜Ｓ１０を「閉」にすることにより加熱回路２０を閉じて，ＤＣ／ＤＣコンバータ６により太陽電池５から供給される電力の電圧を下げ，且つ電流を増した後，その電力を第１水電解セルＣ１に供給してその水電解セルＣ１を発熱させる。 - 特許庁 - Plural redundancy selecting signal lines are made common every plural lines and connected to input terminals of a 3 input NAND gate 5 from redundancy selecting circuits 2A, 2B, 2C in which address decode-signal lines 1A, 1B, 1C are connected to its input terminal and a redundancy cell selecting signal line is connected to its output terminal, and a redundancy cell selecting signal is outputted.
入力端にアドレスデコード信号線１Ａ、１Ｂ及び１Ｃが接続され出力端にリダンダンシーセル選択信号線が接続されたリダンダンシー選択回路２Ａ、２Ｂ及び２Ｃから、３入力ＮＡＮＤゲート５に複数の前記リダンダンシー選択信号線が複数本ずつ共通化され、ＮＡＮＤゲート５の入力端に接続されて、リダンダンシーセル選択信号を出力する。 - 特許庁 - The selection voltage adjustment method of the ferroelectric storage device has a step for respectively detecting voltages V_0 to V_4 outputted via either one of a wordline 14 and a bit line 16 connected to a ferroelectric memory cell 18 when a plurality of inspection voltages V_+S0 to V_+S4 are successively applied to the ferroelectric memory cell 18 in a prescribed unit of voltage.
強誘電体記憶装置の選択電圧調整方法は、強誘電体メモリセル１８に所定電圧刻みで複数の検査電圧Ｖ_＋Ｓ０〜Ｖ_＋Ｓ４を順次印加した時に、その強誘電体メモリセルに接続されたワード線１４及びビット線１６のいずれか一方を介して出力される電圧Ｖ_０〜Ｖ_４をそれぞれ検出する工程を有する。 - 特許庁 - A gas flow inlet valve 5 of the hydrogen separation device 6 is closed, the gas flow outlet valve 10 is switched from the atmospheric exhaust 11 to a fuel cell 13, the hydrogen storage alloy 7 within the hydrogen separating device 6 is heated with a heating device 8, and pure hydrogen stored is compressed and supplied to the fuel cell 13 whose terminal of a fuel supply line is closed.
次に水素分離装置６のガス流路入口弁５を閉め，ガス流路出口切換弁１０を大気放出１１から燃料電池１３に接続を切り換えた上で，水素分離装置６内の水素吸蔵合金７を加冷温器８で加熱して吸蔵されていた水素を高純度で加圧しながら燃料供給系統の終端を閉鎖系とした燃料電池１３に供給する。 - 特許庁 - The control part 54, when the motor temperature exceeds the first detection line 102 against the demand output of the fuel cell 10, suppresses increase in the number of rotation of the motor 60 and adjusts opening degree of a shut valve 22 and a regulator 23 and increases the concentration of hydrogen to be supplied from a hydrogen tank 21 to the fuel cell 10 to raise the supply pressure of hydrogen.
制御部５４は、燃料電池１０の要求出力に対して、モータ温度が第１検知線１０２を超えている場合には、モータ６０の回転数の上昇を抑制するとともに、シャットバルブ２２およびレギュレータ２３の開度を調整して、水素タンク２１から燃料電池１０へ供給する水素の濃度を増加させて、水素の供給圧力を上昇させる。 - 特許庁 - To obtain NKT cells having a different subset from Vα14 as a uniform TCRα chain, establish a fused cell line derived from the cells, and provide a method for controlling immunity by the cells and a non-human mammalian animal introduced with DNA encoding TCRα chain having the subset so as to express T-cell specifically.
均一なＴＣＲα鎖として、Ｖα１４と異なるサブセットを有するＮＫＴ細胞の取得、及び該細胞由来の融合細胞株の樹立、並びに該細胞による免疫制御方法の提供、および該サブセットを有するＴＣＲα鎖をコードするＤＮＡをＴ細胞特異的に発現するように導入された非ヒト哺乳動物を提供する目的とする。 - 特許庁 - When readout is performed from a memory cell connected to the above first subbit line, the above third hierarchical switch changes from conductive state to non-conductive state, and the above first precharge circuit ends precharge after the above third hierarchical switch becomes the non-conductive state and before a selected wordline connected to the memory cell to which the above readout is performed becomes active.
前記第１の副ビット線に接続されているメモリセルから読み出しが行われる場合において、前記第３の階層スイッチは、導通状態から非導通状態になり、前記第１のプリチャージ回路は、前記第３の階層スイッチが非導通状態となった後、かつ、前記読み出しが行われるメモリセルに接続された選択されたワード線がアクティブになる前に、プリチャージを終了する。 - 特許庁 - The radio controller 30 judges the cell 20 of the best communication quality among the cells 20 provided by the respective base stations 10 for which the line is set with the mobile station 50 during the soft handover, decides the outgoing transmission power value in the base station 10 providing the cell 20 as the standard value, adds an offset value for each base station 10 and notifies it.
無線制御装置３０は、ソフトハンドオーバ中の移動局５０との間に回線が設定されている各基地局１０が提供するセル２０のうち、通信品質が最良のセル２０を判定し、このセル２０を提供する基地局１０における下り送信電力値を基準値として決定して、各基地局１０毎のオフセット値を付加して通知する。 - 特許庁 - To prevent propagation of a soft error between adjoining column groups in a static random access memory comprising a semiconductor substrate on which a first conductivity type common well is formed, and a memory cell array consisting of memory cells arranged in matrix in the common well on the semiconductor substrate, so that a group of memory cells connected with a common bit line while being arranged in the column direction forms a memory cell column.
第１の導電型の共通ウェルが形成された半導体基板と、前記半導体基板上の前記共通ウェルに行列状に配列されたメモリセルよりなり、列方向に整列して共通のビット線に接続される一群のメモリセルがメモリセルカラムを形成するメモリセルアレイからなるスタティックランダムアクセスメモリにおいて、隣接カラム群間のソフトエラーの伝搬を抑制する。 - 特許庁 - Two inverters respectively composed of first conductivity type driving transistors Qn1 and Qn2 and second conductivity type load transistors Qp1 and Qp2 which are electrically connected in series between a first power supply voltage feeder line VSS and a second power supply voltage feeder line VSS and of which gates are connected in common and cross-connecting input and output are included in each memory cell.
第１の電源電圧供給線ＶＤＤと第２の電源電圧供給線ＶＳＳとの間に電気的に直列接続されてゲートが共通に接続された第１導電型の駆動トランジスタＱｎ１,Ｑｎ２と第２導電型の負荷トランジスタＱｐ１,Ｑｐ２とからそれぞれが構成され、入力と出力が交叉して接続された２つのインバータをメモリセルごとに有する。 - 特許庁 - Further, the plastic deformation temperature T_0 is determined by preliminarily measuring variation in warpage amount with respect to temperature for the solar cell 10 before wiring connection and based upon a point of intersection of an approximation straight line obtained by applying a least squares method to a measurement result of a low-temperature region and an approximation straight line obtained by applying the least squares method to a measurement result of a high-temperature region.
また、塑性変形温度Ｔ_０は、配線接続前の太陽電池セル１０について温度に対する反り量の変化を予め測定し、低温領域における測定結果に最小二乗法を適用して求まる近似直線と、高温領域における測定結果に最小二乗法を適用して求まる近似直線との交点に基づいて決定している。 - 特許庁 - In a nonvolatile semiconductor storage device consisting of a nonvolatile memory having a gate insulating trap film, an interlayer insulating film 108 is formed on a memory cell and then a first opening 120 reaching a bit line 103, and a second opening 121 reaching a dummy word line 105 contiguous to the first opening 120 are formed simultaneously in the interlayer insulating film 108.
トラップ性のゲート絶縁膜を有する不揮発性メモリからなる不揮発性半導体記憶装置において、メモリセル上に層間絶縁膜１０８を形成した後、層間絶縁膜１０８に、ビット線１０３に到達する第１の開口部１２０、及び第１の開口部１２０に隣接するダミーワード線１０５に到達する第２の開口部１２１を同時に形成する。 - 特許庁 - In a semiconductor memory device, each memory cell includes two inverters respectively composed of first conductivity type driving transistors Qn1, Qn2 and second conductivity type load transistors Qp1, Qp2 which are electrically connected in series between a first power voltage supply line VDD and a second power voltage supply line VSS and of which gates are connected in common and cross-connecting input and output.
第１の電源電圧供給線ＶＤＤと第２の電源電圧供給線ＶＳＳとの間に電気的に直列接続されてゲートが共通に接続された第１導電型の駆動トランジスタＱｎ１,Ｑｎ２と第２導電型の負荷トランジスタＱｐ１,Ｑｐ２とからそれぞれが構成され、入力と出力が交叉して接続された２つのインバータをメモリセルごとに有する。 - 特許庁 - This biosensor chip includes a plurality of biosensor cells that are arranged in a matrix and selectively output a sensing signal by external optical scan, a sensing line that is simultaneously connected to the plurality of biosensor cells and transmits the sensing signal from the selected biosensor cell, and an output terminal for receiving the sensing signal from the sensing line and outputting it to the outside.
本発明によるバイオセンサーチップは、行列で配列され、外部の光走査によって選択的に感知信号を出力する複数のバイオセンサーセルと、前記複数のバイオセンサーセルに同時に連結され、選択された前記バイオセンサーセルからの前記感知信号を伝達する感知線と、前記感知線から前記感知信号を受けて外部に出力する出力端子とを含む。 - 特許庁 - A first detection line 102 which is set on a lower temperature side than a limit line 104 expressing an upper temperature of a motor 60 permitted by an inverter 62 shows a motor temperature which becomes a criterion in which a control part 54 switches over from reutilization of hydrogen by a circulation pump 28 into increase in hydrogen concentration, as a means for securing the hydrogen stoichiometric ratio against a demand output of a fuel cell 10.
インバータ６２が許容するモータ６０の上限温度を表す制限線１０４より低温側に設定されている第１検知線１０２は、燃料電池１０の要求出力に対して、制御部５４が、水素ストイキを確保する手段として、循環ポンプ２８による水素の再利用から、水素濃度の上昇に切り替える基準となるモータ温度を表している。 - 特許庁 - The reset pulse-control circuit RSTCTL includes: a signal-output circuit SOUT which outputs a signal FLGRST on the basis of a current Ireset and a reference current Irefrst which each flow through a selected memory cell MC; and a current-holding circuit IMEM which holds a current which flows through the selected bit line or a wire electrically connected to a bit line for a predetermined time.
リセットパルス制御回路ＲＳＴＣＴＬは、選択メモリセルＭＣに流れる電流Ｉｒｅｓｅｔと参照電流Ｉｒｅｆｒｓｔとに基づき信号ＦＬＧＲＳＴを出力する信号出力回路ＳＯＵＴと、所定の期間に選択ビット線又はビット線と電気的に接続されている配線に流れる電流を保持する電流保持回路ＩＭＥＭとを備える。 - 特許庁 - More specifically, the synchronous DRAM includes: a memory array containing at least first and second column blocks being divided by a column address; the first bit line sense amplifier being composed so that data outputted from the first column block of the memory cell array are sensed; and a second bit line sense amplifier being composed so that data outputted from the second column block are sensed.
より具体的に、同期式ＤＲＡＭはカラムアドレスにより分けられる少なくとも第１カラムブロックと第２カラムブロックとを含むメモリセルアレイ、メモリセルアレイの第１カラムブロックから出力されるデータをセンシングするように構成された第１ビットラインセンスアンプ及びメモリセルアレイの第２カラムブロックから出力されるデータをセンシングするように構成される第２ビットラインセンスアンプを含む。 - 特許庁 - This semiconductor memory has a bus section and a latch section, the bus section and the latch section are coupled to a corresponding block sense amplifier in the block sense amplifier array to reduce the required number of main data line, plural cell data provided respectively from the block sense amplifier are received in parallel, and they are transmitted in series to a corresponding one main data line in time division manner.
この半導体メモリ装置は、パス及びラッチ部を有し、該パス及びラッチ部は、前記メインデータラインの必要個数を減らすため、前記ブロックセンスアンプアレイ内の対応するブロックセンスアンプと連結されており、前記ブロックセンスアンプからそれぞれ提供される前記複数個のセルデータを並列に受信し、対応する一つのメインデータラインに時分割的に直列伝送する。 - 特許庁 - In reading, specified voltages are applied to word lines and source lines to set the voltage of the bit line BL according to the threshold voltage of a selected memory cell, the level change of a node ND0 is detected with a stepwise varying level type read signal VBLA3H applied to the gate of a high-withstand voltage transistor N1, thereby judging the voltage of the bit line BL.
読み出しのとき、ワード線およびソース線にそれぞれ所定の電圧を印加することにより、選択メモリセルのしきい値電圧に応じてビット線ＢＬの電圧が設定され、高耐圧トランジスタＮ１のゲートに階段状にレベルが変化する読み出し信号ＶＢＬＡ３Ｈを印加しながら、ノードＮＤ０のレベル変化を検出することにより、ビット線ＢＬの電圧を判定する。 - 特許庁 - To inhibit the color mixture due to an incident of light into an adjacent color cell and reduce a variation of color concentration of a line in a solid-state imaging device which has a plurality of light receiving portions located in matrix and a color filter and a micro lens array formed corresponding to the light receiving portions.
行列状に配置された複数の受光部と、前記受光部に対応して形成されたカラーフィルタおよびマイクロレンズアレイとを具備する固体撮像装置において、隣接カラーセルへの光入射による混色を抑制し、ライン濃淡を低減する。 - 特許庁 - In a memory cell where column select signals CA1... are at L levels, the held data is read to read bit lines RBIT1..., and written again (read back) via write selectors WSLC1... and a write bit line WBIT1, and thus original stored data is maintained.
一方、カラムセレクト信号ＣＡ１…がＬレベルのメモリセルは、保持データがリードビットラインＲＢＩＴ１…に読み出され、ライトセレクタＷＳＬＣ１…およびライトビットラインＷＢＩＴ１を介して再度書き込まれる（リードバックされる）ことにより、元の記憶データが維持される。 - 特許庁 - Control logic parts 34 and 35 are created within a range indicated by a dashed line at both the outsides of the circuit cell array, thus reducing the length of each electrode wiring.
ドライバ回路部７に対し給電すべき電源電圧Ｖ_H 〜Ｖ_5 の電源配線３６〜４０は内側領域の出力電極８_1 〜８_N の周りに１巡回した閉ループ接続であり、互いにクロスしないので配線インピーダンスの均一化による表示コントラストのむらを抑制できる。 - 特許庁 - Then an adequate compensation current IBL3 is made to flow in the bit line BL3 to suppress influence of this scattered magnetic field, scattered magnetic field in the MTJ memory cell I3 can be canceled by compensation magnetic field generated by this compensation current IBL3.
そこで、本発明では、この散乱磁場の影響を抑制するため、ビット線ＢＬ３に適当な補償電流Ｉ_BL3 を流し、この補償電流Ｉ_BL3 により発生する補償磁場によって、ＭＴＪメモリセルｌ_3 における散乱磁場を打ち消すようになっている。 - 特許庁 - The fuel cell device carrying out power generation by electrochemical reaction of fuel gas and oxidant gas is made provided with a leak test treatment means 71 executing a leak test of a fuel reforming line 61, and a control unit 55 controlling operation of each part of the device.
燃料ガスと酸化剤ガスとの電気化学的反応により発電を行う燃料電池装置において、燃料改質ライン６１のリーク検査を処理実行するリーク検査処理手段７１を、装置の各部の動作を制御する制御装置５５に設ける。 - 特許庁 - To realize a non-volatile semiconductor memory and its data write-in method in which erroneous write-in of data can be prevented at the time of write-in operation though memory cell array constitution of a shared bit line type is adopted, while operation margin can be enlarged.
シェアードビット線型のメモリセルアレイ構成を採用しつつも、書き込み動作時にデータの誤書き込みを防止することができると共に、動作マージンを大きくすることができる不揮発性半導体記憶装置およびそのデータ書き込み方法を提供する。 - 特許庁 - To manufacture a memory medium having a cell capable of recording a multi-valued digital signal by holding a state of a line of a magnetic force and a state of electrons on an infinitesimal superconducting ring, or an infinitesimal superconducting plate and a device for fetching a signal from the medium.
微小な超電導リング又は微小な超電導板に、磁力線の状態、及び、電子の状態を保持させることにより、多値のデジタル信号を記録できる素子からなる、メモリー媒体、及び、それから信号を取り出す装置を作製すること。 - 特許庁 - Of end faces of a floating gate 115b, two end faces that are in directions vertical to a word line 117a and a channel are formed in the memory cell such that they partly get over the upper part of a third gate 109a through an insulating film 110a.
メモリセルにおいて、浮遊ゲート１１５ｂの端面のうちワード線１１７a及びチャネルとそれぞれ垂直な方向に存在する２つの端面のそれぞれの一部が第３ゲート１０９aの上部に絶縁膜１１０aを介して乗り上げるように形成されている。 - 特許庁 - A data transfer control part 22 causes data to be read into the buffer from a memory cell subject to verification, and causes all stored data in latch circuits in each latch circuit group to be read into a corresponding common line as partial verification data, sequentially over a prescribed number of latch circuit groups.
データ転送制御部22は、ベリファイの対象のメモリセルからデータをバッファに読み出させ、所定数のラッチ回路群にわたって順次各ラッチ回路群中のラッチ回路が保持するデータの全てを対応する共通線に部分ベリファイデータとして読み出す。 - 特許庁 - The operation code decoder 204 performs an analysis of read/write command; in accordance with the command, changes the data transfer direction with respect to the memory cell 201; and requests an I/O controller 205 to change the high-impedance setting of a sinal line connected to a data terminal DT.
オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。 - 特許庁 - More specifically the boosting ratio of the boost voltage circuit is controlled so that a current of a read reference transistor to which the boost voltage VPW is applied is maintained higher than a leak current on a bit line from a permitted memory cell transistor.
本発明は、より具体的には、上記の昇圧電圧が印加される読み出し用の基準トランジスタの電流が、許容されているメモリセルトランジスタからのビット線上のリーク電流よりも高く維持される様に、昇圧電圧回路の昇圧比が制御される。 - 特許庁 - Main block selection lines MBS0 and MBS1 connecting a main row decoder MRD and a sub row decoder SRD are composed by using memory cells in a cell block, a metal line CI used between the memory cells and the distribution layer that is the same as plate lines PL, /PL.
セルブロック内のメモリセル、メモリセル間に使用する金属配線ＣＩや、プレート線ＰＬ，／ＰＬと同じ配線層を用いて、メインローデコーダＭＲＤとサブローデコーダＳＲＤを接続するメインブロック選択線ＭＢＳ０，ＭＢＳ１を構成することを特徴としている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
