「Cell Line」を含む例文一覧(2917)
＜前へ 1 2 .... 49 50 51 52 53 54 55 56 57 58 59 次へ＞- The operation code decoder 204 analyzes a read/write command, changes a data transfer direction to the memory cell 201 according to an instruction, and requests an I/O controller 205 to change the high impedance setting of a signal line connected to a data terminal DT.
オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。 - 特許庁 - Since in the cell catching plate, the catching holes are arranged at irregular intervals in each coordinate axis in a two-dimensional rectangular coordinates system, the positions of stress concentrations are not formed in a straight line in a belt-like state and breaking strength is greatly improved.
本発明にかかる細胞捕捉プレートでは、捕捉孔が２次元直交座標系における各座標軸方向に不等間隔に配置されるため、応力集中する場所が一直線に帯状に形成されることがなくなり、破壊強度が大きく改善される。 - 特許庁 - The circuit 9 adds the ABR cell statistic information outputted from the corresponding circuit 5 to the output of the circuit 9 of the preceding stage and sends this addition result to the circuit 9 of the next stage via an accumulation midway transmission line L2.
加算回路９は、対応する統計情報転送回路５から出力されたＡＢＲセル統計情報と、前段の加算回路９の出力とを足し合わせ、加算結果を集計途中伝送線Ｌ２を介して次段の加算回路９に伝送する。 - 特許庁 - A free run light having no narrow bands is emitted from a two-stage laser 1 by an oscillating laser 10, and the free run light is passed through an absorbing cell which seals an absorbing substance such as an oxygen gas or a carbon gas, to be received by a line sensor 8 through a spectrograph 7.
発振用レーザ１０で狭帯域化しないフリーラン光を２ステージレーザ１から出射するようにし、このフリーラン光を酸素ガスや炭素ガス等の吸収物質を封入した吸収セルを通過させ、分光器７を介してラインセンサ８で受光する。 - 特許庁 - To provide a static semiconductor storage device capable of preventing malfunction of a semiconductor storage device by ensuring the margin between a power source voltage level of data latched by a memory cell which is to be caused by high resistance of a ground voltage line in the case of low voltage operation and a ground voltage level.
低電圧の動作時に接地電圧ラインの高抵抗によるメモリセルにラッチされたデータの電源電圧レベルと接地電圧レベル間のマージンを確保して、半導体メモリ装置の誤動作を防止し得るスタチック半導体メモリ装置を提供する。 - 特許庁 - Each write-in driver transmits voltage selected by the voltage switch circuit to a bit line of which a group is selected in accordance with a data bit signal applied to a corresponding input/output pad during a test operation mode for measuring a cell current, and cuts off it.
各書き込みドライバは、セル電流を測定するためのテスト動作モードの間、対応する入出力パッドに印加されるデータビット信号に応じて電圧スイッチ回路によって選択された電圧をグループの選択されたビットラインに伝達したり、遮断する。 - 特許庁 - The sensing speed is increased via a gate voltage control circuit of the shared MOS transistor connecting a sense amplifier and a memory cell array by considering the noise at sensing, lowering the shared MOS transistor gate voltage (SHR) in two steps and reducing the amplified bit line capacity.
センスアンプとメモリセルアレイを接続するシェアードＭＯＳトランジスタ・ゲート電圧制御回路により、センス時にノイズを考慮した上で、シェアードＭＯＳトランジスタ・ゲート電圧（ＳＨＲ）を２段階で下げ、増幅するビット線容量を低減することで、センス速度を高速化する。 - 特許庁 - To provide an SOFC simplifying the piping line of cells by collecting, having stack structure reducing the unburned gas as low as possible to enhance power generating efficiency, and uniformizing the flow or distribution of air and fuel gas in the cell to suppress generation of thermal stress.
セルの配管系統を極めて簡素にでき、発電効率を大きく向上させるため、未燃ガスをできるだけ減少させるためにスタック構造を有し、セルの空気及び燃料のガスの流れや分布を均一にしてサーマルストレスが生じ難い構成からなるＳＯＦＣ。 - 特許庁 - The operation code decoder 204 analyzes a reading/writing command, changes the data transfer direction to the memory cell 201, and requests an I/O controller 205 to change high-impedance setting of a signal line connected to a data terminal DT.
オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。 - 特許庁 - On the cell array area of a wafer, word lines are formed at fixed intervals, and the inside of a space formed with these fixed intervals is filled with semiconductor materials for forming the contact of a bit line to be formed later and a capacitor and the contact of source and drain areas.
半導体基板のセルアレイ領域上に一定の間隔を有するワードラインを形成し、その一定間隔による空間内に後に形成されるビットラインとキャパシタとのコンタクト及び、ソースとドレイン領域とのコンタクトを形成するために半導体物質を満たす。 - 特許庁 - The composition includes as an active ingredient an anti-ganglioside antibody which is secreted by a human B-lymphoblastoid cell line which is identified as L612 and which is deposited at the American Type Culture Collection under ATCC accession number CRL-10724.
Ｌ６１２として同定され、アメリカン・タイプ・カルチャー・コレクション（American Type Culture Collection）にＡＴＣＣ受入番号ＣＲＬ−１０７２４として寄託されているヒトＢリンパ芽腫細胞系から分泌される抗ガングリオシド抗体を有効成分として含んで成る医薬組成物である。 - 特許庁 - To provide a conjunctival epithelial cell line that is useful for physiological and biochemical researches of conjunctiva and as a research means for developing a prophylactic and a therapeutic agent of eye diseases such as conjunctivitis etc., and is transplantable into a living body for conjunctival regeneration.
結膜の生理学的・生化学的研究や結膜炎などの眼疾患の予防および治療薬の開発のための研究手段として有用であり、また、結膜再生のため、生体中への移植が可能な結膜上皮細胞株を提供すること。 - 特許庁 - Here, by performing a further analysis of the differentiation potential of the mesenchymal stem cell line H-01, the mesenchymal stem cells were induced to differentiate into adipocytes, smooth muscle cells, fibroblasts and the like respectively at the rate of nearly 100% by culturing in medium each containing a conditioned medium of the corresponding cells.
ここで、該間葉系幹細胞H01株についてさらなる分化能の解析を行ったところ、脂肪細胞、平滑筋細胞、繊維芽細胞等の馴化培地を含む培地で培養することにより、ほぼ100％の割合でそれぞれの細胞へと分化誘導された。 - 特許庁 - A DC power supply device 10 includes a power converter 13 for power-converting the output of a solar cell 11, and configured to supply a DC power to a main power supply device 30 which outputs a constant voltage and through a DC supply line Ld to load equipment 40.
直流電源装置１０は、太陽電池１１の出力を電力変換する電力変換器１３を備え、定電圧を出力する主電源装置３０とともに、直流供給線路Ｌｄを介して負荷機器４０に直流電力を供給する。 - 特許庁 - Since the polysilicon layer is composed, while being divided into two layers, the need for space between a transistor STr for accumulation and a transistor RTr for reading and space between the transistor STr, and the word line WWL for writing is dispensed with for saving of the area of a memory cell.
ポリシリコン層を２層に分けて構成しているため、蓄積用トランジスタＳＴｒと読出し用トランジスタＲＴｒ間、及び蓄積用トランジスタＳＴｒと書込み用ワード線ＷＷＬ間のスペースが不要になり、メモリセルの省面積化を図ることができる。 - 特許庁 - The operation code decoder 204 analyzes a reading/writing command, and changes a data transferring direction to the memory cell 201 according to the instruction, and requests an I/O controller 205 to change the high impedance setting of a signal line connected to a data terminal DT.
オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。 - 特許庁 - The operation code decoder 204 performs analysis of read/write command; in accordance with an instruction, changes the data transfer direction with respect to the memory cell 201; and requires an I/O controller 205 to change the high-impedance setting of a signal line connected to a data terminal DT.
オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。 - 特許庁 - After that, NAND strings to be written out of a NAND string group sharing bit lines are selected, while a potential of each bit line is set to a potential in accordance with write-in data, effective write-in operation of data for a memory cell is started.
この後に、ビット線を共有するＮＡＮＤストリング群の中から書き込み対象のＮＡＮＤストリングを選択すると共に、各ビット線の電位を書き込みデータに応じた電位に設定して、メモリセルへの実効的なデータの書き込み動作を開始する。 - 特許庁 - The memory cells 11's arranged adjacent each other on a same straight line extending to the second direction are preferably arranged in such a manner that a drain electrode 13, which is a main electrode of either one of the memory cells, is next to a source electrode 12 which is a main electrode of the other memory cell.
また、第２の方向に延びる同一直線上にあって互いに隣接するメモリセル１１同士は、それぞれの一方の主電極であるドレイン電極１３と、他方の主電極であるソース電極１２とが隣り合うようにするとよい。 - 特許庁 - Additionally, the level control signals /CS[0] and /CS[1] are set to L and H levels, respectively, for setting only the potential of the power supply line VM[1] lower than the power supply potential VDD, thus reducing the power consumption when read operation is made in the memory cell array 110A.
また、レベル制御信号／ＣＳ［０］，／ＣＳ［１］をそれぞれＬレベル，Ｈレベルに設定して電源線ＶＭ［１］の電位のみ電源電位ＶＤＤより低くすることにより、メモリセルアレイ１１０Ａの読出し動作時における消費電力を低減することができる。 - 特許庁 - The selected word line voltage control circuit 200, when applying the potential difference to the selected memory cells MC, adjusts the voltage based on the positions in the memory cell array 100 of the one or more selected memory cells MC and the number of the one or more selected memory cells MC on which an operation is simultaneously executed.
選択ワード線電圧制御回路２００は、選択メモリセルＭＣに電位差をかける際に、選択メモリセルＭＣのメモリセルアレイ１００内の位置及び同時に動作を実行する選択メモリセルＭＣの個数に基づいて電圧を調整する。 - 特許庁 - Although respective metal lines 122a-122c are insulated by a second capping film 119, the metal line 122a in the cell region comes into contact with a drain contact plug 112b, respective metal lines 122b, 122c in the peripheral region come into contact with the contact plugs 112c, 112d formed in the peripheral region.
第２キャッピング膜(119)によって金属配線(122a〜122c)がそれぞれ絶縁されるが、セル領域の金属配線(122a)はドレインコンタクトプラグ(112b)と接するようになり、周辺領域の金属配線(122b,122c)それぞれは、周辺領域に形成されたコンタクトプラグ(112c, 112d)と接するようになる。 - 特許庁 - The generated gaseous hydrogen is transported to an energy sales station 1 through a pipe line or in the form of a gas cylinder by a waste collection car 4 using a fuel cell, and an energy consumer 3 requests electronic purchase or visits a station and purchases the energy.
発生された水素ガスは、パイプライン又はガスボンベの形態で、燃料電池利用の廃棄物収集車４により、エネルギ販売ステーション１に搬送され、エネルギ需要者３が、電子的購入申込又はステーション１に出向いて、エネルギを購入する。 - 特許庁 - To achieve a production control technology which can automatically perform production control of products for every work shop in an assembly line of a cell production system, and also can improve production efficiency without forcing an operator to carry out any work other than proper assembling work when the operator takes out a component.
セル生産方式の組立ラインにおいて工房ごとの製品生産管理を自動的に行い、かつ作業者に部品取出時に本来の組立作業以外の負担を負わせることがなくて生産能率を向上できる生産管理技術を実現する。 - 特許庁 - To obtain an automatic wiring design method capable of effectively mitigating a degree of wiring congestion of a wiring channel region surrounding a memory cell, by calculating an optimum wiring path of a functional inter-block wiring in the form of taking in a degree of freedom in a method for taking a line connection position.
結線位置の取り方の自由度を取り込んだ形で機能ブロック間配線の最適な配線経路の計算をできる様にすることで、効果的にメモリセル周辺の配線チャネル領域の配線混雑度を緩和できる自動配線設計方法を得る。 - 特許庁 - Therefore, when the current is not passed through the memory cell of the selected bit line, the output SA of the sense amplifier 1 and the output RA of the reference amplifier 2 show similar behavior, and the timing when the output SA exceeds the output RA is advanced, as a result, reading rate is accelerated.
従って、選択されたビット線のメモリセルが電流を流さない場合におけるセンスアンプ１の出力ＳＡとリファレンスアンプ２の出力ＲＡが同様の挙動を示し、出力ＳＡが出力ＲＡを越える時点が早まり、読出速度が速くなる。 - 特許庁 - An SRAM (Static Random Access Memory) includes a P-channel MOS transistor 1 having a comparatively high conduction resistance value which is connected between a one end of a memory cell power source wiring MVL and a line of power source potential VDD', the power source wiring MVL being provided for each row and connected to a power source node of corresponding row.
このＳＲＡＭは、各行に対応して設けられて対応の行のメモリセル電源配線ＭＶＬの一方端と電源電位ＶＤＤ′のラインとの間に接続され、比較的高い導通抵抗値を有するＰチャネルＭＯＳトランジスタ１を備える。 - 特許庁 - As this potential Vave is constant without depending on manufacturing process and materials of a ferroelectric capacitor and a potential of a bit line of a selection memory cell region is detected highly accurately, this potential is optimum as a reference potential given to sense amplifiers San-1, San.
この電位Ｖａｖｅは，強誘電体キャパシタの製造プロセスや材料に依存せず一定であり，選択メモリセル領域のビット線の電位を高精度に検出するためにセンスアンプＳＡｎ−１，ＳＡｎに与えられる参照電位として最適である。 - 特許庁 - Further, a pixel data pulse, having a voltage corresponding to the pixel data of each pixel, based on an input image signal, is successively applied to column electrodes in each display line in synchronism with the scanning pulse to selectively generate address discharge in a selected cell.
更に、上記走査パルスに同期させて、入力映像信号に基づく各画素毎の画素データに応じた電圧を有する画素データパルスを１表示ライン分ずつ順次列電極に印加することにより、選択セル内において選択的にアドレス放電を生起させる。 - 特許庁 - In the fuel cell system 10, by supplying the cathode off-gas to the reforming catalyst 28 by using the steam supply line 44 when the reforming catalyst 28 is poisoned by sulfur, a recovery process for recovering the activity of the reforming catalyst 28 is executed.
この燃料電池システム１０では、改質触媒２８が硫黄被毒された場合に、水蒸気供給ライン４４を用いて改質触媒２８にカソードオフガスを供給することで、該改質触媒２８の活性を回復するための再生工程を行う。 - 特許庁 - The row selection circuit 20 activates selectively one out of word lines WL0-WL3 corresponding to a normal memory cell and a spare word line SWL.
行選択回路２０は、冗長情報によって示される不良行アドレスと、入力された行アドレスＲＡ０，ＲＡ１との一致判定に応じて、正規メモリセルに対応するワード線ＷＬ０〜ＷＬ３およびスペアワード線ＳＷＬのうちの１本を選択的に活性化する。 - 特許庁 - The page buffer includes a sense node selectively connected to the bit line of the memory cell array, a first main latch selectively connected to the sense node, a main latch circuit including a second main latch, and a latch input node selectively connected to the first and second main latches.
ページバッファはメモリセルアレイのビットラインに選択的に連結される感知ノードと、感知ノードに選択的に連結される第１メインラッチと、第２メインラッチを含むメインラッチ回路と、第１及び第２メインラッチノードに選択的に連結されるラッチ入力ノードを含む。 - 特許庁 - In judging the normal/defective state of cells, all cells are set in the high resistance state, the reference voltage generator 62 outputs voltage of 105% of the average value, the discriminator 61 discriminates the cell as defect when the bit line potential at the time of read is higher than this potential.
セルの良否判別時には、全セルを高抵抗状態にセットし、参照電圧発生器６２は前記平均値の105％の電圧を出力し、判別器61は、読み出し時のビット線電位がこの電位より高い場合はそのセルを不良と判定する。 - 特許庁 - When an active command for activating the specific row(line) of the memory cell array 22 is impressed, a control signal ϕ1 is validated after fixed delay equivalent to a time rRCD until a read command is impressed, and generated in each cycle of the clock CLK.
制御信号φ１はメモリセルアレイ２２の特定のロウを活性化させるアクティブコマンドが印加された場合に、リードコマンドが印加されるまでの時間ｔＲＣＤに相当する固定遅延ののちに有効化され、以後はクロックＣＬＫのサイクル毎に生成される。 - 特許庁 - In the case of the converter 38, the power of the fuel cell 36 is supplied to the inverter 44 or battery 40 through the converter 38; in the case of bypass line 48, is supplied to the inverter 44 directly without passing through the converter 38.
ＤＣ／ＤＣコンバータ３８側の場合、燃料電池３６の電力はＤＣ／ＤＣコンバータ３８を介してインバータ４４やバッテリ４０に供給されるが、バイパス線４８側の場合はＤＣ／ＤＣコンバータ３８を介さずに直接インバータ４４に供給される。 - 特許庁 - To provide a method for fixing a particulate substance such as a cell to a line-like pattern by patterning a membrane containing a functional substance having affinity for the particulate substance onto the surface of a solid phase carrier and making the particulate substance absorbed on the surface of solid phase carrier.
まず粒子状物質に親和性を有する機能性物質を含む膜を固相担体表面にパターニングし、これに粒子状物質を吸着させることによって、細胞等の粒子状物質をライン状のパターンに固定化する方法を提供すること。 - 特許庁 - Then, in read operation, the sub-bit lines 1, 2, of unselected sub-arrays and 4-6 are connected via n-channel transistors 22a, 22d, 22e while each sub-bit line is connected to ground wires 24a, 24b arranged at both the ends of the memory cell array 1.
そして、読み出し動作時に、ｎチャネルトランジスタ２２ａ、２２ｄおよび２２ｅを介して、選択されていないサブアレイのサブビット線１と２および、４〜６を接続して、それぞれ、メモリセルアレイ１の両端に配置された接地配線２４ａおよび２４ｂに接続する。 - 特許庁 - As shown in the cross-sectional diagram 1 (b), a bit line BLUn comprises extension parts 16A and 16N extending in the column direction along the memory cells 10, and a contact plug 14 connected to an access transistor of each memory cell (not shown in the Fig.) formed in an Si substrate 15.
図１（ｂ）の断面図に示すように、ビット線ＢＬＵｎは、メモリセル群１０に沿って列方向に延びる延伸部１６Ａおよび１６Ｂと、Ｓｉ基板１５に形成された各メモリセルのアクセストランジスタ（不図示）に接続されたコンタクトプラグ１４とを有している。 - 特許庁 - The nonvolatile semiconductor memory device is provided with a plurality of memory cells arranged in a matrix state, a plurality of bit lines extended in the row direction, a plurality of word lines and a plurality of reset signal lines extended in the column direction, and a cell plate line connected to the plurality of memory cells.
不揮発性半導体記憶装置は、行列状に配置された複数のメモリセルと、行方向に延びる複数のビット線と、列方向に延びる複数のワード線及び複数のリセット信号線と、複数のメモリセルと接続されたセルプレート線とを備えている。 - 特許庁 - To provide a magnetoresistance memory using a perpendicular magnetization film in which an integration degree is not lowered by revising a sectional shape of a write line so that an area of a memory cell is not increased, and efficiently generating a magnetic field in a magnetoresistance element made of the perpendicular magnetization film.
書込み線の断面形状をメモリセル面積が大きくならないように改良し、効率的に磁界を垂直磁化膜からなる磁気抵抗素子に発生させることによって、集積度を落とさない垂直磁化膜を用いた磁気抵抗メモリを提供する。 - 特許庁 - A plurality of such assemblies 14 are installed in line while insulating separators 15 are interposed, and one air supply pipe 104 is put in series connection electrically with other side fuel supply pipe 114 through a connection wire 16, and thus assembly of a fuel cell module is completed.
そして、この固体電解質型燃料電池アセンブリ14の複数体を絶縁性セパレータ15を介して並設し、一方の空気供給管104と他方の燃料供給管114とを接続線16により電気的に直列接続して燃料電池モジュールを組立てる。 - 特許庁 - To suppress a peak current generated by batch selection of word lines, non-selection control, setting of a write-in level of a bit line, and batch control of recovery, when accelerated stress is applied to a memory cell in burn-in and the like and screening is performed.
バーンインなどでメモリセルに加速したストレスを印加し、スクリーニングを行う際に、ワード線の一括選択、非選択制御及びビット線の書き込みレベル設定、リカバリの一括制御によって生じるピーク電流の発生を抑えることを最も主要な特徴とする。 - 特許庁 - In the analog capacitive element added to a DRAM cell part, a lower electrode 5 is formed with a gate electrode 4, the side wall insulating film 9 of a connection hole with a capacity insulating film 10 and an upper electrode 12 with a bit line by common materials/patterning.
ＤＲＡＭセル部に対して、付け加わるアナログ容量素子を、下部電極５はゲート電極４と、接続孔の側壁絶縁膜９は容量絶縁膜１０と、上部電極１２はビット線と、それぞれ共通の材料・パターニングにより作製する構造とする。 - 特許庁 - To reduce the power cost of a solar cell by providing the solar cell, the manufacturing cost of which is lowered, by recycling a conductive glass substrate by removing an oxide-semiconductor electrode material from the substrate, by improving a yield in a production line, by recovering the substrate from a destroyed solar cell and by decreasing the quantity of waste in these improvement and recovery.
導電性ガラス基板から酸化物半導体電極材料を除去することにより、この導電性ガラス基板の再利用を可能とし、さらには、製造ラインにおける歩留まり向上、破棄した太陽電池からの導電性ガラス基板の回収、これらにおける廃棄物量の削減等を可能とし、引いては製造コストを低減した太陽電池の提供を可能とし、その結果、太陽電池の電力コストの低下を図ることができる酸化物半導体電極材料の除去方法を提供する。 - 特許庁 - In the transmission rate control method, a radio line control station RNC notifies the user equipment UE of information for specifying an enhanced absolute grant channel transmitted by the serving cell without notifying the UE of information for specifying the enhanced relative grant channel transmitted by the serving cell of the UE when data connection for the UE to transmit uplink user data is set.
本発明に係る伝送速度制御方法において、移動局ＵＥが上りユーザデータを送信するためのデータコネクションを設定する際に、無線回線制御局ＲＮＣが、移動局ＵＥに対して、移動局ＵＥのサービングセルによって送信される相対伝送速度制御チャネルを特定する情報を通知することなく、該サービングセルによって送信される絶対伝送速度制御チャネルを特定する情報を通知する。 - 特許庁 - A data register control part 4 includes a data register group, where a pixel data group of a one-line portion of the magnified/reduced image data is temporarily stored, and controls that the pixel data group is inputted/outputted to/from the data register group as the preprocessing for storing the picture data into the memory cell array.
データレジスタ制御部４は、拡大／縮小後の画像データの１ライン分の画素データ群を一時的に蓄積するデータレジスタ群を含み、メモリセルアレイへの画像データの格納の前処理として当該データレジスタ群に対する画素データ群の入出力を制御する。 - 特許庁 - Also, the sense amplifier 40 is provided with a data latch circuit A 45 and a data latch circuit B 46 holding respectively and independently data of a memory cell MC amplified by the amplifier 40 and connected to two different word line WL or returning held data to the sense amplifier 40 again.
また、センスアンプ４０には、同アンプ４０によって増幅された異なる２本のワード線ＷＬに接続されたメモリセルＭＣのデータを各々独立に保持し、あるいはそれら保持したデータをセンスアンプ４０に再び戻すデータラッチ回路（Ａ）４５及びデータラッチ回路（Ｂ）４６が備えられている。 - 特許庁 - To provide a power impact cell which can be simultaneously ignited at many points on a reactant on axle to eliminate the drawback of electrode rods for use in conventional plasma rock breaking equipment, has an impact time regardless of its axial length and is separable from transmission line.
既存プラズマ破岩装備に用いられた電極棒の短所を克服するために軸上反応物の多くの地点で同時点火が可能で、軸の長さに関係ない衝撃時間を有する電力衝撃セル及び送電線と分離可能な電力衝撃セルを提供する。 - 特許庁 - The bitline and the sense amplifier are selectively connected to a logic input circuit by the bitline pair, moreover, the bit line pair is constituted so that it connects the true bitline and the complementary bitline before wordline activation related to a cell selected for writing operation.
ビットスイッチ対は、ビットラインおよび前記センス増幅器を論理入力回路に選択的に結合し、さらに、書き込み動作のために選択されたセルと関連したワードラインの活動化前に、論理入力回路を真ビットラインおよび相補ビットラインに結合するように構成されている。 - 特許庁 - The semiconductor circuit further comprises a terminal VCC connected to the power line 13 via an RC filter 19, and the power voltage VCC is supplied from the terminal VCC to a logic circuit 24, an A/D conversion circuit 26, a cell selection circuit 28, a level shift circuit 30 and a voltage adjustment circuit 34.
また、ＲＣフィルタ１９を介して電源線１３に接続される端子ＶＣＣを備えており、端子ＶＣＣから、ロジック回路２４、Ａ／Ｄ変換回路２６、セル選択回路２８、レベルシフト回路３０、及び電圧調整回路３４に電源電圧ＶＣＣを供給する。 - 特許庁
