「LATCHES」を含む例文一覧(640)

<前へ 1 2 3 4 5 6 7 8 9 10 11 12 13 次へ>
  • A shift amount latch circuit 15 latches the shift amount temporarily held data c by a shift amount latch pulse signal h from a shift amount timing generating circuit 16, and notifies the main processor 1 of shift amount latch data f.
    シフト量ラッチ回路15はシフト量一時保持データcをシフト量タイミング生成回路16からのシフト量ラッチパルス信号hによってラッチし、シフト量ラッチデータfをメインプロセッサ1に通知する。 - 特許庁
  • The D-F/F 66 latches 32-bit parallel sound data from the S/P converter 62 according to a reproduction sound clock from the PLL circuit 64 and outputs the 32-bit parallel sound data to a D/A converter 68.
    音声データは、D−F/F66は、PLL回路64からの再生音声クロックに従い、S/P変換器62からの32ビットパラレル音声データをラッチし、D/A変換器68に出力する。 - 特許庁
  • A flange 19 is positioned at ribbon cores 17, 18 for supporting an ink ribbon by engaging latches 28 formed at the cores 17, 18 with pawls 21 of a pawl member 20 mounted at the flange 19.
    リボンコア17,18に形成されたラッチ28と、フランジ19に取り付けられた爪部材20の爪21との噛み合いにより、インクリボンを支持するリボンコア17,18に対してフランジ19は位置決めされる。 - 特許庁
  • A receiver side MPLS engine section (5c) is provided with a latch circuit (6a) that latches each element of received data according to respective head position pulses and with an error discrimination circuit (6b) that discriminates the presence of an error in each latched element.
    受信側のMPLSエンジン部(5c)は、入力データの各要素を、それぞれの先頭位置パルスにてラッチするラッチ回路(6a)、前記ラッチした各要素のエラーの有無を判定するエラー判定回路(6b)を備える。 - 特許庁
  • A shift register 11 of a signal extract section 1 applies serial/ parallel conversion to a control signal (a) based on a clock (CLK) signal (b) and a flip-flop 12 latches a check pattern (e) based on a TMG signal (d).
    制御信号aは信号抽出部1のシフトレジスタ11においてクロック(CLK)信号bにより、シリアル・パラレル変換され、TMG信号dによりフリップフロップ12にてチェックパターンeがラッチされる。 - 特許庁
  • Accordingly, the member 20 is picked up, and deflected at the spring 26 to disengage the latches 28 from the pawls 21 thereby axially sliding the flange 19 in the axial direction of the cores 17, 18.
    よって、爪部材20を摘んでバネ部26を撓ませることにより、ラッチ28と爪21との噛み合いを解除することができ、フランジ19をリボンコア17,18の軸方向にスライドさせることができる。 - 特許庁
  • The first and second driving circuits 410 and 420 drive data lines of first and second groups wired in a comb-tooth shape according to the gradation data inputted to the first and second data latches 160 and 170.
    第1及び第2の駆動回路410、420は、第1及び第2のデータラッチ160、170に取り込まれた階調データに基づきくし歯配線された第1及び第2の群のデータ線を駆動する。 - 特許庁
  • Respective PWM latches have a first state, initiated by a selected master clock signal and terminated by an associated phase voltage comparator that monitors the respective phase node voltages.
    それぞれのPWMラッチは、選択マスタークロック信号によって開始され、それぞれの位相ノード電圧をモニターする連携した位相電圧比較器によって終了される第1の状態を有する。 - 特許庁
  • When either state of these latches is altered by SER phenomena (soft error rate: collision of the alpha particle or the cosmic ray, and the like), the recovery data for the redundant latch of the SRAM is mapped incorrectly.
    これらラッチのいずれかの状態が、SER(ソフトエラーレート:アルファ粒子または宇宙線の衝突等)事象により変化した場合、SRAMの冗長ラッチの修復データが、不正確にマッピングされる。 - 特許庁
  • First and second latches 21 and 31 respectively latch the addresses impressed in these phases ϕ1 and ϕ2 and output them to a ROM address bus 42 and a RAM address bus 43.
    第1のラッチ21および第2のラッチ31は各々、このフェーズΦ1およびフェーズΦ2の期間に印加されたアドレスをラッチしてROMアドレスバス42およびRAMアドレスバス43に出力する。 - 特許庁
  • One or both of the first and second latches is conformed to capture a projecting portion of an adjacent module when in the second position so as to affix the module and the adjacent module to each other and to the mounting rail.
    第1及び第2のラッチの一方又は双方は、第2の位置にあるときにモジュールと隣接するモジュールを互いに、またレールに添え合わせるように、隣接するモジュールの突き出た部分を捕捉する。 - 特許庁
  • A synchronous signal generation part 2 latches the signals CS1 to CSn having passed through the part 1 in synchronization with a clock signal CLK and outputs them as clock synchronization access signals ACKT1 to ACKTn.
    同期信号生成部2は、アクセス受理部1を通過したアクセス信号CS1〜CSnをクロック信号CLKに同期させてラッチしクロック同期アクセス信号ACKT1〜ACKTnとして出力させる。 - 特許庁
  • Thereby the clock signals formed in the longitudinal direction in an upper wiring layer of the latches 21-2N can be formed in line, and the wiring distance of a clock signal wiring CP can be made minimum.
    よって、ラッチ2_1 〜2_N 上方の配線層に縦方向に形成されたクロック信号を一直線に形成することができ、クロック信号配線CPの配線距離を最短にすることができる。 - 特許庁
  • A strobe latch part 106 generates check data at the reception timing of each delayed strobe signal, and a system latch part 107 latches the check data latched in the strobe latch part 106, with a system clock s200.
    ストローブラッチ部106は、前記各遅延ストローブ信号の受信タイミングでチェック用データを生成し、システムラッチ部107は、ストローブラッチ部106でラッチされたチェック用データをシステムクロックs200でラッチする。 - 特許庁
  • The physical design is corrected through the process of deleting the redundant latches and a test is conducted on the corrected physical design to determine whether the corrected physical design will operate as expected.
    冗長なラッチを削除するプロセスで物理設計が修正され、この修正された物理設計のテストを行って、この修正された物理設計が予想どおり動作するかどうかを判定する。 - 特許庁
  • The lamp drive board 350 houses the data outputted being divided into several portions from the output port of the subcontrol board 300 sequentially into the latches and outputs the data to the display devices when all are gathered.
    ランプ駆動基板350は、サブ制御基板300の出力ポートから複数回に分けて出力されるデータを、これらのラッチに順次格納し、全データがそろったところで表示器にデータを出力する。 - 特許庁
  • A box-like attached member 5 with a narrow width of about 30 cm provided with latch receiving holes 51 penetrating to receive and lock latches 32 of the upper and lower lock cases 31 is fixed to a door end side vertical frame 11 of the existing door frame 1.
    既設ドア枠1の戸当側縦枠11に該上下の錠ケース31のラッチ32を受入係止するラッチ受孔51を透設した細幅にして30cm程度のボックス状添設部材5を固定する。 - 特許庁
  • In a cycle B, the image data read out in the cycle A are transferred by using a data bus (D8 to D15) of the high-order 8 bits and a liquid crystal driver 6 latches the data of D8 to D15 in a fall of SLCK (shift clock).
    Bのサイクルでは、Aのサイクルで読み出した画像データを上位8ビットのデータバス(D8〜D15)を使用して転送し、液晶ドライバ6は、SCLK(シフトクロック)の立下りでD8〜D15のデータをラッチする。 - 特許庁
  • When the detection permission signal is at logic level '1' and the bit pattern retained at the D latches 11-15 is '11111', a bit stream detection signal of a logic level '1' is outputted from an AND gate F10.
    検出許可信号が論理レベル“1”でありかつDラッチ11〜15に保持されたビットパターンが“11111”である場合にANDゲートF10から論理レベル“1”のビット列検出信号が出力される。 - 特許庁
  • To provide an information data retaining implement provided at two types of hanging latches mounted in a gap between a coping buckle and a frame or further two types of hangers for gripping and holding the buckle itself for use.
    この発明は、笠木パックルとフレームの隙間に装着する2種類の掛りラッチ、更にパックル自体を掴み挟んで装着する2種類の掛り具に、それぞれ資料留め用具を設けて施用するものである。 - 特許庁
  • Once a drop of a power source monitoring voltage value below a monitor reference voltage is detected, a comparator CP0 raises its output to 'H' and a latch circuit 72 latches the output in timing t0 to generate an 'H' level.
    そして電源監視用電圧値が監視基準電圧以下になったことを検知するとコンパレータCP0はその出力を”H”とし、ラッチ回路72はその出力をタイミングt0でラッチして”H”レベルとする。 - 特許庁
  • A pair of laterally opposed latches of the latch assembly 300 engage the clevis upon rotation of the petal about the hinge axis from a stored position to a deployed position, thereby fixing the petals 20a to 20f in thermally expandable states.
    ペタルを収納位置から展開位置にペタルヒンジ軸の周りに回転させたとき、ラッチアセンブリ300の一対の対向ラッチはクレビスと係合し、ペタル20a〜20fを熱膨張可能な状態で固定する。 - 特許庁
  • A check bit adding circuit 23 adds a check bit to data from the exclusive OR circuit 22, the latch circuit 24 latches data from the check bit adding circuit 23 and transfers it to a module B3 via the high speed bus 10.
    チェックビット付加回路23は排他的論理和回路22からのデータにチェックビットを付加し、ラッチ回路24はチェックビット付加回路23からのデータをラッチして高速バス100を介してモジュールB3に転送する。 - 特許庁
  • Edge of reception data is detected by an edge detecting circuit 1, and the oscillated output of a fixed oscillator 2 is fetched into plural latches 4 composing shift registers 5 of plural steps, while dividing its frequency through a binary counter 3.
    エッジ検出回路1により受信データのエッジを検出するとともに、固定発振器2の発振出力をバイナリカウンタ3により分周して複数段のシフトレジスタ5を構成している複数のラッチ4に取り込む。 - 特許庁
  • The data in the first-stage latch unit are outputted through a multiplex node and the data of the second-stage latch unit are received by the latches of the first-stage latch unit via the buffering latch unit and then outputted through the multiplex node.
    前段部ラッチのデータはマルチプレックスノードを通じて出力され、後段部ラッチのデータはバッファリングラッチ手段を経由して前段部グループのラッチに入力された後、マルチプレックスノードを通じて出力される。 - 特許庁
  • A second latch circuit 20 is provided in parallel to the first latch circuit 10, and includes a third inverter IN3 and latches the input data D with the other of the leading edge and trailing edge of the clock signal CLK.
    第2ラッチ回路20は、第1ラッチ回路10と並列に設けられ、第3インバータIN3を含み、クロック信号CLKの立ち上がりエッジおよび立ち下がりエッジの他方で入力データDをラッチする。 - 特許庁
  • An output port register 5 once latches the data read from the FIFO 8 and an LED drive circuit 6 drives a plurality of LEDs independently in response to the data outputted from the output port register 5.
    そして、FIFO8から読み出されたデータを出力ポートレジスタ5に一旦保持して、出力ポートレジスタ5から出力されたデータに応じて、LED駆動回路6が複数のLEDを独立に駆動する。 - 特許庁
  • When the selected signal is in a H level, the value of the increment 301 is stored in latches 501-503 corresponding to the selected signal, and the address on the memory 401 corresponding to the selected signal is cleared to zero.
    選択した信号がHレベルならば、選択した信号に対応するラッチ501〜503にインクリメンタ301の値を格納するとともに、選択した信号に対応するメモリ401上の番地をゼロクリアする。 - 特許庁
  • A latch circuit 8 is provided which latches data from a level shifter 2 when a first power source voltage (VDD1) is supplied, the operation mode of a mode signal (MODE) is changed to a standby mode and a regulator 1 is deactivated.
    第1の電源電圧(VDD1)が供給され、モード信号(MODE)が動作モードからスタンバイモードに遷移し、レギュレータ1が非活性化される際に、レベルシフタ2からのデータをラッチするラッチ回路8を設けた。 - 特許庁
  • For internal setting for quiescent supply current measurement, the control signal 1 is set to 1, the control signal 2 is set to 0 and the clock CLK is set to 0 to set outputs of all the latches to 0 and 1 alternately.
    静止電源電流測定用の内部設定を行う時には、制御信号1を1、制御信号2を0とし、クロックCLKを0の状態にすれば、全てのラッチの出力が0と1交互になる。 - 特許庁
  • The latches 3 provided on the top end parts of a pair of the side walls 2a and 2b are hanged on and connected with latch receivers 4 formed on the top end parts of the other pair of the side walls 2c and 2d to constitute the container with the opened top face.
    一対の側壁2a、2bの上端部に備えたラッチ3を他の一対の側壁2c、2dの上端部に形成したラッチ受け4に掛けて連結して、上面を開放した容器を構成する。 - 特許庁
  • On the other hand, the lid retainer is formed by protrusively providing latches at both ends of a main body made of a rectangular plate in plan view, forming a through hole on the main body, and providing a protrusion for a sealer adjacent to the through hole.
    一方、蓋固定具は、平面長方形状の板体からなる本体部の両端に爪を突設し、本体部に透孔を形成するとともに、前記透孔に隣接して封緘具用突起を設けてなる。 - 特許庁
  • To provide an electric actuator which transmits driving force generated when a motor is rotated forward/backward, by switching to one of two output systems independent from each other, and can operate two levers such as door latches of an opening/closing body independently from each other.
    モータを正逆回転させた際の駆動力を、2つの独立した出力系統に切換えて伝達し、開閉体のドアラッチ等の2つのレバーを独立して作動させうるアクチュエータを提供する。 - 特許庁
  • A pressing means is provided on the head 6 side, and a latching means which latches the flushing box 16 at an optional height position and unlatches the flushing box 16 by the pressing force from the pressing means is provided on the flushing box 16 side.
    ヘッド部6側に押圧手段を設け、フラッシングボックス16側に、該フラッシングボックス16を任意の高さ位置に係止し、押圧手段からの押圧力によりフラッシングボックス16の係止を解除する係止手段を設ける。 - 特許庁
  • Each of set reset latches 25-1 to 25-j outputs a high-level driver control signal during the period from falling of the signal inputted into a set terminal to falling of the signal inputted in a reset terminal.
    セットリセットラッチ25−1〜25−jのそれぞれは、セット端子に入力された信号の立ち下がりからリセット端子に入力された信号の立ち下がりまでの期間、ドライバ制御信号をハイレベルとして出力する。 - 特許庁
  • By selectively opening/closing connection between two layers of latches, even if the succeeding data is input, the original data previously held primarily in an access controller will not be overwritten before being written into the memory.
    2層のラッチ間の連結を選択的にオン/オフすることにより、たとえ次のデータがすでに入力されていたとしても、先にアクセス制御器に一次保存されたデータはメモリに書き込まれる前に上書きされることはない。 - 特許庁
  • Then a level SENSE[I:n] of the digital output lies 33-1 to 33-n in response to the logic of the digital signals DL1[I:n] to DLm[I:n] is selected lower than at least any operating voltage of the comparators 30-1 to 30-m and the latches 31-1 to 31-m.
    そして、デジタル信号DL1[1:n]〜DLm[1:n]の論理に応じたデジタル出力線33-1〜33-nの電位振幅SENSE[1:n]を、コンパレータ30-1〜30-m、およびラッチ31-1〜31-mの少なくとも一方の動作電圧より小さくしたことを特徴としている。 - 特許庁
  • A tip of the bearing member 4a reaches a back side of the rear cabinet 2, and a wall hanging latches are screwed and fixed to four bearing members 4a via four fixing screw holes 2c and via the rear cabinet 2.
    軸受け部材4aの先端はリアキャビネット2の裏側に到達しており、壁掛け金具は四つの取付ネジ穴2cを介してリアキャビネット2を介在させつつ四つの軸受け部材4aに螺合固定される。 - 特許庁
  • The wheel includes the receiving channel 14 for receiving the blade root part and provided with one cut-out part for inserting the root part and two latches 32 provided on both sides of the cut-out part.
    本発明によると、ホイールは、根元部を挿入するための1つの切欠き部、および切欠き部の両側に設置される2つのラッチ32が設けられる、ブレード根元部を受けるための受容溝14を含む。 - 特許庁
  • An encode signal latch circuit 48 latches an encode signal having a state according to the delay element which outputs the pulse output signal to the state change detection circuit 47 when the state change detection signal is input.
    エンコード信号ラッチ回路48は、状態変化検出信号が入力された場合に、状態変化検出回路47にパルス出力信号を出力した遅延素子に応じた状態を有するエンコード信号をラッチする。 - 特許庁
  • The controller circuit latches the power conversion apparatus to off state, in response to the detection of loss of adjustment of the power conversion apparatus output parameter, when power conversion apparatus input voltage exceeds a threshold level.
    コントローラ回路は、電力変換装置入力電圧が閾値レベルを超えている場合、電力変換装置出力パラメータの調整が失われたことの検出に応答して、電力変換装置をオフ状態にラッチする。 - 特許庁
  • Each of serial/parallel converting circuits 600-60n latches data successively synchronizing with the internal data strobe signal int.DQS, the dummy clock DSCLK, and an internal clock int.CLK and outputs it to internal circuits.
    シリアル/パラレル変換回路600〜60nの各々は内部データストローブ信号int.DQS、ダミークロックDSCLKおよび内部クロックint.CLKに同期してデータを順次ラッチして内部回路へ出力する。 - 特許庁
  • The safety apparatus has a chain 26 which is attached to the car 6 and has a hook 27 at one end, and a latching section 30 which is provided at a guide rail 10 that guides the car 6 and which detachably latches the hook 27 of the chain 26.
    かご6に取り付けられ、一端にフック27を有するチェーン26と、かご6をガイドするガイドレール10に設けられ、チェーン26のフック27を脱着可能に掛止することが可能な掛止部30とを具備する。 - 特許庁
  • The mobile stiles include the latches 42A and 42B which disengageably engage with latch pieces 41A and 41B arranged on jambs 60A and 60B of the sliding door, respectively, to thereby allow the mobile stiles to follow the movement of the sliding door, based on the engagement.
    上記可動框には、引き戸の縦枠60A,60Bに設けたラッチピース41A,41Bと係脱自在に係合してその係合により可動框を引き戸の移動に追随させるラッチ42A,42Bを設ける。 - 特許庁
  • To provide a hinge with spring which has a simple structure and can be easily assembled and disassembled in a hinge with spring for spectacles having a slender first cavity part for housing a spring member and latches, which latches receive pressing force by a spring member and includes a locking member which engaged with a second cavity part at a locking position for locking, and to provide a simple disassembly method for the hinge with spring.
    ばね部材とラッチとを収容する細長い第1の空洞部を有し、ラッチがばね部材によって押圧力を受け、かつロッキング部材を具備し、ロッキング部材がロッキング位置で第2の空洞部に係合してロックする眼鏡用ばね付きヒンジにおいて、簡単な構造を有し、簡単に組立及び解体することができるばね付きヒンジを提供すること、及びばね付きヒンジの簡単な解体方法を提示することを課題とする。 - 特許庁
  • The shield case comprises a latch part 60a which is formed from a peripheral edge of a peripheral wall toward a direction intersecting the peripheral edge, is provided at a position corresponding to a substantially rectangular insertion hole formed in a circuit board, and latches the circuit board.
    シールドケースは、周壁部の周縁から該周縁と交差する方向に向けて形成され、回路基板に形成された略矩形状の挿入孔に対応する位置に設けられ、回路基板を掛止する掛止部60aを有する。 - 特許庁
  • To provide a hook for garments of male and female combination which latches the superposed part of the garments such as trousers and a skirt in a way able to be engaged and disengaged, wherein especially addition, which acts on a pin, is alleviated and unprepared engaging release is prevented.
    ズボン、スカート等の衣服の重ね合わせ部を係脱自在に掛止する衣服用ホックであって、特にピンに作用する付加を軽減するとともに、不用意な掛合解除を防止する雄雌兼用の衣服用ホックを提供する。 - 特許庁
  • At the lower part of the wire 170, a stopper member 184 is provided which can pass through the small-diameter opening 32 of the tank 18, latches the opening 32 in the tank 18, and prevents it from passing again after passing through the opening 32 once.
    そのワイヤ170の下端部には、タンク18の小径の口部32を通過可能で且つ一旦口部32を通過した後においては、タンク18内部で口部32に係止し、抜け防止される抜止部材184を取り付けておく。 - 特許庁
  • On the other hand, a pair of latches 118A and 118B disposed facing each other by sandwiching the lever shaft 112 is pushed with the protrusions with the turning of the operation lever 13 to be moved advance in the direction opposite to each other.
    一方、レバー軸112を挟んで対向配置された一対のラッチ118A,118Bは操作レバー13の回動によって突起に押引されるため長手方向に沿って、かつ互いに逆方向に向かって進出することとなる。 - 特許庁
  • In the page buffer and the nonvolatile memory apparatus provided with the same, a plurality of page buffers are divided into a plurality of groups, and a plurality of latches provided at the divided page buffers are driven in order while keeping the prescribed time difference.
    ここに開示されたページバッファ及びこれを具備した不揮発性メモリ装置は、複数のページバッファを複数のグループに分割し、分割されたページバッファに具備された複数のラッチを所定の時間差をおいて順に駆動する。 - 特許庁
<前へ 1 2 3 4 5 6 7 8 9 10 11 12 13 次へ>

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.