「LATCHES」を含む例文一覧(640)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 12 13 次へ＞- A result of the measurement of the pulse intervals of the first through third signals 101-103 are obtained from the latches 501-503.
各ラッチ５０１〜５０３から、第１〜第３信号１０１〜１０３のパルス間隔測定結果が得られる。 - 特許庁 - A first and a second latch sections latch data from a single-port memory, and a third latch section latches odd-number-ths data.
第１，２のラッチ部は、シングルポートメモリからのデータをラッチし、第３のラッチ部は、奇数番目のデータをラッチする。 - 特許庁 - An output data latch circuit 14 latches an output of the memory 13 to a high-order address of the succeeding trial order number.
出力データラッチ回路１４はメモリ１３の出力を次の試行回数の上位アドレスとしてラッチする。 - 特許庁 - The latch circuit 3 latches the adjusting code AC output from the adjusting circuit 1 depending on control signals CS.
ラッチ回路３は、制御信号ＣＳに応じて、調節回路１から出力された調節コードＡＣをラッチする。 - 特許庁 - To easily measure the SETUP/HOLD time of an input register which latches the command data.
コマンドデータをラッチする入力レジスタのＳＥＴＵＰ／ＨＯＬＤ時間を容易に測定することができるようにする。 - 特許庁 - The flip-flop circuit 300 is provided with a master latch circuit 310 which latches input data according to the clock signal.
フリップフロップ回路３００は、クロック信号に応じて、入力データをラッチするマスターラッチ回路３１０を備える。 - 特許庁 - The multiplexer 380 multiplexes N-groups of gradation data, respectively, fetched by the 1st and 2nd data latches.
マルチプレクサ３８０は、第１及び第２のデータラッチに取り込まれたＮ組の階調データをそれぞれ多重化する。 - 特許庁 - The latches 118A and 118B get clamp brackets 95a and 95b grasped on the side of the glass frame 76.
ラッチ１１８Ａ，１１８Ｂによってガラスフレーム７６側のクランプブラケット９５ａ，９５ｂが挟持されることとなる。 - 特許庁 - A latch circuit 30 latches digital signals D1-D3 corresponding to the comparison results by the voltage comparing part 10.
ラッチ回路３０は、電圧比較部１０による比較結果に応じたデジタル信号Ｄ１〜Ｄ３をラッチする。 - 特許庁 - First and second latch circuits 102, 103 are connected in series between a sense amplifier 101 and an output circuit 104 wherein the first latch circuit 102 latches a read out data until the output of a sense amplifier is not inverted due to effect of output noise and the second latch circuit 103 latches a previous data until the sense amplifier determines a read out data and the first latch circuit 102 latches the data.
センスアンプ回路と出力回路間に第１および第２のラッチ回路を直列に接続して設け、第１のラッチ回路は、出力ノイズの影響にによってセンスアンプ出力が反転しなくなるまで読み出しデータをラッチし、第２のラッチ回路はセンスアンプが読み出しデータを判定し第1 のラッチ回路がデータを保持するまで、前データをラッチする。 - 特許庁 - The enclosure (10) further includes a plurality of latches (30), each of the plurality of latches associated with one of the roof (14) or a sidewall (12), and a plurality of engagement features (32), each of the plurality of engagement features associated with the other of the roof (14) or a sidewall (12).
本エンクロージャ（１０）はさらに、その各々が屋根（１４）又は側壁（１２）の一方と関連した複数のラッチ（３０）と、その各々が屋根（１４）又は側壁（１２）の他方と関連した複数の係合要素（３２）とを含む。 - 特許庁 - Latches 21-2N formed in the respective cell regions are arranged in the vertical direction in cell anays 11-1N, i.e., in the longitudinal direction of a semiconductor surface, in such a manner that the left end portions of the latches 21-2N are arranged in line.
それぞれのセル領域に形成されたラッチ２_1 〜２_N は、セル列１_1 〜１_N における上下方向、すなわち、半導体チップ平面における縦方向に、ラッチ２_1 〜２_N の左端部が一直線状にそろえられて配置されている。 - 特許庁 - The locking device 1 for a game machine has a base 2 mounted on a front door 22, latches 3, 4 movably mounted on the base 2 and releasably engaged with a casing 21 side, and a subunit 1c for operating the latches 3, 4.
遊技機用施錠装置１であって、前扉２２に取付けられるベース２と、ベース２に移動可能に取付けられかつ筐体２１側に解除可能に係合するラッチ３，４と、ラッチ３，４を操作するためのサブユニット１ｃを有する。 - 特許庁 - Furthermore provided on the body 1 are plural latches 12 holding both sides of the printed board 30 inbetween, and the board 30 is fixed to the body 1 by latching one side and the other of the both with a plurality of latches in succession.
また、プリント配線基板３０の両側を狭持する複数の掛止部１２を本体１に設け、プリント配線基板３０を、この両側の一方と他方とを順次複数の掛止部１２で掛止して、本体１に固定する。 - 特許庁 - In a preferred embodiment, the invention provides a circuit and method for reducing soft error events in latches.
好適一実施形態において、本発明は、ラッチにおけるソフトエラーイベントを低減するための回路と方法とを提供する。 - 特許庁 - Each of any number of latches 114 has a plurality of inputs 122 and 124 and a plurality of storage nodes 126 and 128.
任意の数のラッチ１１４の各々は、複数の入力１２２，１２４と複数の記憶ノード１２６，１２８とを有する。 - 特許庁 - Lateral edges 202 and 204 of the tile 102 are provided with latches 206 which fit into loops 208 with an interference.
タイル１０２の側端部２０２，２０４には、干渉によってループ２０８に適合するラッチ２０６が提供されている。 - 特許庁 - To expand an operation environmental range of a synchronous type circuit which latches input/output data of a logic circuit in synchronism with a clock.
論理回路の入出力データをクロックに同期してラッチする同期式回路の動作環境範囲を拡大する。 - 特許庁 - A counting part 34 counts on the basis of a clock output from one of the delay units and latches a count value.
カウント部34は、複数の遅延ユニットのいずれかから出力されるクロックに基づいてカウントを行い、カウント値をラッチする。 - 特許庁 - The latch circuit 18 latches a high level H of signal ϕ 17 and holds a charge pump circuit 13 in an inactivated condition.
ラッチ回路１８は、「Ｈ」レベルの信号φ１７をラッチしてチャージポンプ回路１３を非活性化状態に保持する。 - 特許庁 - Led by the inputting of the shaped start signals, the latching means 60 latches the random numbers generated by the random number generation means 50.
ラッチ手段60は、整形スタート信号の入力を契機として、乱数発生手段50が発生させた乱数をラッチする。 - 特許庁 - One block of pixel data parallelized by line buffers and latches are respectively inputted to memories 6 and 10 as addresses.
メモリ６および１０は、ラインバッファ及びラッチにより並列化された１ブロックの画素データがアドレスとして入力される。 - 特許庁 - A short circuit protection delay circuit 95 latches the protection by the short circuit protection circuit 93 after the lapse of a prescribed time when the short circuit continues.
短絡保護遅延回路９５は、短絡が続くと所定時間後に短絡保護回路９３による保護をラッチする。 - 特許庁 - A certain input flip-flop FF_i latches the data signal D_IN at a timing according to a corresponding clock signal CLK_i.
ある入力フリップフロップＦＦ_ｉは、データ信号Ｄ_ＩＮを対応するクロック信号ＣＬＫ_ｉに応じたタイミングでラッチする。 - 特許庁 - The data input circuit also inputs the write data in response to the toggling of the data strobe signal and latches the write data.
また、データ入力回路は前記データストローブ信号のトッグリングに応答して前記書込みデータを入力してラッチする。 - 特許庁 - The latch circuit 10 latches the data strobe signal DQS at the rise-up of the clock signal CLK after elapse of write-latency.
ラッチ回路Ｌ１０はライトレイテンシ経過後のクロック信号ＣＬＫの立上り時にデータストローブ信号ＤＱＳをラッチする。 - 特許庁 - An SRAM array is a portion of a scan chain and is connected to upstream and downstream latches constituting the scan chain.
ＳＲＡＭアレイは、スキャンチェーンの一部であり、スキャンチェーンを構成する上流および下流のラッチに接続されている。 - 特許庁 - The latch circuit 2 latches data s5 selected by the selector circuit 1 with a clock s1 and outputs the data as latch data s6.
ラッチ回路２はセレクタ回路１で選択されたデータｓ５をクロックｓ１でラッチし、ラッチデータｓ６として出力する。 - 特許庁 - For this reason, a write-in operation is made possible even with a high frequency by providing many pipeline latches in a write access path.
このためパイプラインのラッチをライトアクセスパス中にたくさん設けることで高い周波数でも書込動作を可能とした。 - 特許庁 - The latch 50 latches an actuator on a head side opposite to a coil side of the actuator.
ラッチ部材５０は、衝撃発生時等において、アクチュエータの、コイル側とは反対側のヘッド側においてアクチュエータをラッチする。 - 特許庁 - A shift register 3 converts a data input Din by n×d bits into a parallel signal and a register 6 latches the signal.
シフトレジスタ３によりデータ入力Ｄ_inのうちのｎ×ｄビット分をパラレル信号に変換し、レジスタ６によりラッチする。 - 特許庁 - A trigger information latch 64 latches the count of the counter 62 when receiving the trigger signal and gives the latched count to an MUX 58.
トリガ情報ラッチ６４は、トリガ信号を受けたときのカウンタ６２のカウント値をラッチし、ＭＵＸ５８に供給する。 - 特許庁 - Then a latch 322 latches a discrimination signal 321 once more so that the signal 321 is used for an external circuit for a succeeding clock cycle.
その後、判定信号を更にラッチして、この後のクロック・サイクルで外部回路に利用出来るようにすることが出来る。 - 特許庁 - First and second 3-bit latches alternately repeat holding operations at a leading and a trailing of a clock N 100.
第１及び第２の３ビットラッチは、クロックＮ１００の立ち上がり及び立ち下がりで交互にホールド動作を繰り返す。 - 特許庁 - A latch circuit 14 latches the signal S2 to be tested at an edge timing of an output signal MSTRB from the oscillator 12.
ラッチ回路１４は、被試験信号Ｓ２を、発振器１２の出力信号ＭＳＴＲＢのエッジのタイミングでラッチする。 - 特許庁 - To decrease the number of input signals and easily change timing when data are latches and outputted.
入力する信号の数を削減することができ、さらにデータをラッチして出力するタイミングを容易に変更すること。 - 特許庁 - A level latch 2 is a transparent latch for guaranteeing hold time which latches an Enable signal gated at the NOT of the AND gate 4.
レベルラッチ２はＡＮＤゲート４の否定でゲートされたEnable信号をラッチするホールドタイム保証用トランスペアレント・ラッチである。 - 特許庁 - An external command latch circuit 23 latches an external command COM from an external command input buffer 22 in synchronism with a clock signal CLKZ.
外部コマンドラッチ回路２３は外部コマンド入力バッファ２２から外部コマンドCOMをクロック信号CLKZに同期してラッチする。 - 特許庁 - A data storage FF 101 latches data of an input signal in a tap 1 of the shift register of the waveform equalizer.
波形等化装置のシフトレジスタにおけるタップ１では、入力信号のデータはデータ格納用ＦＦ１０１で保持される。 - 特許庁 - The port control circuit deactivates the reading processing and latches the data that correspond to the potential level of the selected second bit line.
ポート制御回路は、読み出し処理を非活性化し、当該選択第２ビット線の電位レベルに応じたデータをラッチする。 - 特許庁 - At this point, column latches G3, G4 are separated from the bit line BL2 being not latched by a transfer gate TG2.
このとき、カラムラッチＧ３、Ｇ４とリセットされていないビット線ＢＬ２とはトランスファーゲートＴＧ２により分離されている。 - 特許庁 - An inverter driving circuit 5 latches an inverter circuit 4 in a drive stop state when a microcomputer control part 6 is not started.
インバータ駆動回路５は、マイコン制御部６が起動していないときに、インバータ回路４を駆動停止状態にラッチする。 - 特許庁 - A latch 32 latches a correlation signal at the build up timing of a periodic signal outputted from a VSCO 33.
相関信号は、ラッチ３２においてＶＳＣＯ３３が出力する周期信号の立ち上がりタイミングでラッチされる。 - 特許庁 - A capture circuit 4 latches the encoded data ef [3:0] satisfying the prescribed latch condition as latch data cf [3:0].
キャプチャ回路４は所定のラッチ条件を満足する符号化データｅｆ［３：０］をラッチデータｃｆ［３：０］としてラッチする。 - 特許庁 - The depunctured circuit receiving the bits converts input serial data into parallel data in the block unit and latches them to the latch circuit.
これを受信したデパンクチャド回路では、ブロック単位に入力シリアルデータをパラレルデータへ変換してラッチ回路へラッチする。 - 特許庁 - A read data latch 11 latches looped-back write data WD in synchronism with a delay write strobe signal WDQS_d.
リードデータラッチ１１は、ループバックされたライトデータＷＤを遅延ライトストローブ信号ＷＤＱＳ＿ｄに同期してラッチする。 - 特許庁 - The holder having a forked hook member for embracing the latches 3 is attached to a net set-up portion in the vehicle room.
車室内におけるネット張設部位に、掛止め具３を抱持すべく二股状フック片を有するホルダを取付ける。 - 特許庁 - In addition, when the control part 12 and the storing element 16a start to output signals simultaneously, an OR circuit 47 clears latches other than the control part 12, and if the control part 12 and the storing element 16a do not output the signals, all of the latches are cleared.
また、制御部１２及び記憶素子１６ａが同時に信号出力を開始したときに、ＯＲ回路４７が制御部１２以外のラッチをクリアし、制御部１２及び記憶素子１６ａが信号を出力しないとラッチをすべてクリアする。 - 特許庁 - This parking area is built, for example, adjacently to the outside passage of the latches in the station building on a bridge, and the traffic between the ground to the latches in the bicycle parking area of the station building can be achieved with stair towers having up and down ramps, and these facilities are so easy to use and extremely convenient for passengers coming/ going by bicycles.
例えば橋上駅舎の改札口（ラッチ）外通路に隣接して築造され、地上との間は昇降斜路付階段塔にて連絡される駐輪場で、自転車を伴う乗降客などに手軽で極めて便利な施設。 - 特許庁 - The scan chain 102 latches the scan data in synchronization with a first clock signal supplied to an SC external input terminal 113, and the scan chain 107 latches the scan data in synchronization with a second clock signal outputted by the SC control circuit 402.
スキャンチェーン１０２はＳＣ外部入力端子１１３に供給される第１クロック信号に同期して、またスキャンチェーン１０７はＳＣ制御回路４０２が出力する第２クロック信号に同期してそれぞれスキャンデータをラッチする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
