To solve a problem in a conventional level shift circuit that a size of MOS transistors(TRs) employed for the level shift circuit is inevitably increased because the performance of the MOS TRs needs to be enhanced. 従来のレベルシフト回路では、MOSトランジスタの能力差を作るために、レベルシフト回路に用いられるMOSトランジスタのサイズがどうしても大きくなる。 - 特許庁
A halo diffusion region 4 is provided to an MOS transistor 9 having a large threshold voltage, and halo implantation is omitted with respect to an MOS transistor 16 having a small threshold voltage. しきい値電圧の大きいMOSトランジスタ9にはハロー拡散領域4を設け、しきい値電圧の小さいMOSトランジスタ16からはハローインプラを除く。 - 特許庁
MOS-TYPE IMAGE SENSOR AND DIGITAL CAMERA MOS型イメージセンサ及びデジタルカメラ - 特許庁
MOS SEMICONDUCTOR DEVICE AND MANUFACTURING PROCESS OF MOS SEMICONDUCTOR DEVICE MOS型半導体装置およびMOS型半導体装置の製造方法 - 特許庁
The second circuit is constituted of a first type second MOS transistor, a second type second MOS transistor, resistor, and a second bipolar junction transistor. 第二の回路を、第一の形式の第二のMOSトランジスタ、第二の形式の第二のMOSトランジスタ、抵抗器、及び第二のバイポーラ接合トランジスタから構成する。 - 特許庁
Between the voltage source and output terminal of the solid-state image pickup element, the junction of a reset switching MOS transistor and a select switching MOS transistor and the gate of a MOS transistor which is connected between the voltage source and a ground, and the source of which is connected to a photodiode, are connected in series. 電圧源と出力端子間に直列にリセットスイッチ用のMOSトランジスタとセレクトスイッチ用のMOSトランジスタの接続点と、電圧源と接地間に接続されてソースがフォトダイオードと接続されたMOSトランジスタのゲートとを接続する。 - 特許庁
N channel MOS TRs are newly added to the conventional level shift circuit so as to always bring the gate potential for the N channel MOS TRs in cross connection a Vtn or over when it is turned on, independently of the capability of the MOS TRs so as to permit state transition even when P channel MOS TRs with an extremely high capacity are not employed. レベルシフト回路にNチャネル型MOSトランジスタを新たに追加することにより、たすきがけになるNチャネル型MOSトランジスタがONになる際のゲート電位をMOSトランジスタの能力に関係なく、必ずVtn以上にすることにより、Pチャネル型MOSトランジスタを極端に大きくしなくても、状態を遷移することができる。 - 特許庁
MOS DEVICE AND MANUFACTURING METHOD THEREFOR MOSデバイス及びその製造方法 - 特許庁
MOS TYPE REFERENCE VOLTAGE GENERATING CIRCUIT MOS型基準電圧発生回路 - 特許庁
METHOD OF MANUFACTURING MOS TYPE SEMICONDUCTOR DEVICE MOS型半導体装置の製法 - 特許庁
MOS DEVICE AND ITS MANUFACTURING METHOD MOSデバイス、及びその製造方法 - 特許庁
MOS TYPE SOLID-STATE IMAGE PICKUP DEVICE, AND CAMERA MOS型固体撮像装置、カメラ - 特許庁
MOS DEVICE AND ITS MANUFACTURING METHOD MOSデバイス及びその製造方法 - 特許庁
MOS DEVICE AND MANUFACTURE THEREOF MOSデバイス、およびその製造方法 - 特許庁
MOS TYPE REFERENCE VOLTAGE GENERATION CIRCUIT MOS型基準電圧発生回路 - 特許庁
SILICON CARBIDE MOS SEMICONDUCTOR DEVICE 炭化珪素MOS型半導体装置 - 特許庁
The first MOS capacitor 2 is a depletion type MOS capacitor and the second MOS capacitor 105 is an enhancement type MOS capacitor having the same conductivity type as that of the first MOS capacitor 2. 第1のMOS容量2はデプリーション型のMOS容量であり、第2のMOS容量105はエンハンスメント型であって、第1のMOS容量2と同一導電型のMOS容量である。 - 特許庁
METHOD FOR FABRICATING HORIZONTAL MOS TRANSISTORS 横型MOSトランジスタの製造方法 - 特許庁
MOS TYPE SENSOR AND DRIVING METHOD MOS型センサおよびその駆動方法 - 特許庁
CONTROL FOR BODY EFFECT OF MOS TRANSISTOR MOSトランジスタのボディ効果の制御 - 特許庁
MOS TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME MOSトランジスタ、トランジスタ製造方法 - 特許庁
METHOD OF MANUFACTURING TRENCH GATE MOS ELEMENT トレンチゲートMOS素子の製造方法 - 特許庁
To make a MOS transistor compact without decreasing an ON current of the MOS transistor. MOSトランジスタのオン電流を低下させずにMOSトランジスタを小型化する。 - 特許庁
MOS TRANSISTOR AND FORMING METHOD THEREFOR MOSトランジスタ及びその形成方法 - 特許庁
PRODUCTION OF SILICON MOS TRANSISTOR シリコン製MOSトランジスタの製造方法 - 特許庁
To provide an LDD(lightly doped drain) MOS transistor for preventing the switching speed of a MOS transistor from decreasing, and a method for manufacturing the LDD MOS transistor. MOSトランジスタの切換速度を減少させないLDDMOSトランジスタ及びその製造方法に関する。 - 特許庁
METHOD FOR MANUFACTURING VERTICAL MOS TRANSISTOR 縦型MOSトランジスタの製造方法 - 特許庁
METHOD OF MANUFACTURING MOS TRANSISTOR, AND MOS TRANSISTOR MANUFACTURED BY THE SAME MOSトランジスタの製造方法、および、これにより製造されたMOSトランジスタ - 特許庁
PROTECTIVE CIRCUIT OF SWITCHING MOS TRANSISTOR スイッチング用MOSトランジスタの保護回路 - 特許庁
METHOD FOR MANUFACTURING VERTICAL MOS TRANSISTOR 縦形MOSトランジスタの製造方法 - 特許庁
METHOD FOR MANUFACTURING MOS SEMICONDUCTOR DEVICE MOS半導体装置の製造方法 - 特許庁
MOS TRANSISTOR AND MANUFACTURE THEREOF MOSトランジスタ及びその製造方法 - 特許庁
GATE DRIVE CIRCUIT OF MOS GATE TRANSISTOR MOSゲートトランジスタのゲート駆動回路 - 特許庁
METHOD OF MANUFACTURING LATERAL MOS TRANSISTOR 横型MOSトランジスタの製造方法 - 特許庁
MOS STRUCTURE AND ITS MANUFACTURING METHOD MOS構造およびその製造方法 - 特許庁
MOS TRANSISTOR AND ITS MANUFACTURING METHOD MOSトランジスタ及びその製造方法 - 特許庁
OVERVOLTAGE PROTECTION CIRCUIT OF MOS GATE ELEMENT MOSゲート素子の過電圧保護回路 - 特許庁
OVERCURRENT PROTECTION DEVICE FOR MOS TRANSISTOR MOSトランジスタの過電流保護装置 - 特許庁
MOS TRANSISTOR CELL AND SEMICONDUCTOR DEVICE MOSトランジスタセル及び半導体装置 - 特許庁
POWER MOS TRANSISTOR HAVING TRENCH GATE トレンチゲートを有するパワーMOSトランジスタ - 特許庁
MOS TYPE SENSOR AND DRIVING METHOD THEREOF MOS型センサ及びその駆動方法 - 特許庁
To improve the performance of a p-type MOS transistor and an n-type MOS transistor. P型MOSトランジスタ及びN型MOSトランジスタの性能を向上する。 - 特許庁
(C) Mos Burger’s overseas business development ③ モスバーガーの海外事業展開状況 - 経済産業省
A power MOS FET Q1, as the high side of a composite power MOS-FET PM which constitutes a DC-DC converter, is composed of a lateral MOS-FET, and a power MOS-FET Q2 as the low side of the composite power MOS-FET PM is composed of a vertical MOS-FET. DC−DCコンバータを構成する複合パワーMOS・FET PMのハイ側のパワーMOS・FETQ1を横型のMOS・FETで構成し、ロウ側のパワーMOS・FETQ2を縦型のMOS・FETで構成した。 - 特許庁
To actualize a deep trench MOS FET which is high in breakdown voltage and is reducible in ON resistance. 耐圧が高く、オン抵抗のより低減化が可能なディープトレンチMOS FETを実現する。 - 特許庁
MOS TRANSISTOR AND MANUFACTURE THEREOF MOS型トランジスタ及びその製造方法 - 特許庁
To improve driving capacity per unit area in a trench gate type MOS transistor. トレンチゲート型MOSトランジスタにおいて、単位面積あたりの駆動能力を向上させる。 - 特許庁
MOS TRANSISTOR AND MANUFACTURING METHOD THEREOF MOSトランジスタおよびその製造方法 - 特許庁
POWER MOS DEVICE WITH BURIED GATE 埋め込みゲートを有するパワーMOSデバイス - 特許庁