「MOS」を含む例文一覧(5604)

＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 112 113 次へ＞
  • MANUFACTURE OF DUAL GATE MOS TRANSISTOR
    デュアルゲ—トＭＯＳトランジスタの製造方法。 - 特許庁
  • A drain of the MOS transistor M1 is connected to a source of the MOS transistor M2, and a source of the MOS transistor M3 is connected to a drain of the MOS transistor M4.
    ＭＯＳトランジスタＭ１のドレインとＭＯＳトランジスタＭ２のソースが接続され、ＭＯＳトランジスタＭ３のソースとＭＯＳトランジスタＭ４のドレインが接続されている。 - 特許庁
  • The clamping circuit 2 is provided with an Nch MOS transistor MP3, an Nch MOS transistor MP4, a Pch MOS transistor MP1 and a Pch MOS transistor MP2.
    クランプ回路２には、Ｎｃｈ ＭＯＳトランジスタＭＰ３、Ｎｃｈ ＭＯＳトランジスタＭＰ４、Ｐｃｈ ＭＯＳトランジスタＭＰ１、及びＰｃｈ ＭＯＳトランジスタＭＰ２が設けられる。 - 特許庁
  • IMPROVED SEMICONDUCTOR TRENCH MOS DEVICE
    向上した半導体トレンチＭＯＳ装置 - 特許庁
  • MOS SEMICONDUCTOR DEVICE IN SOI STRUCTURE
    ＳＯＩ構造ＭＯＳ型半導体装置 - 特許庁
  • MOS CAPACITATIVE ELEMENT AND SEMICONDUCTOR DEVICE
    ＭＯＳ容量素子及び半導体装置 - 特許庁
  • HIGH DENSITY MOS TECHNOLOGY POWER DEVICE STRUCTURE
    高密度ＭＯＳ技術パワ—デバイス構造 - 特許庁
  • MOS TYPE SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
    ＭＯＳ型半導体集積回路装置 - 特許庁
  • The MOS power transistor includes: a MOS transistor aggregate section 51 and a gate use aluminum wiring pattern 54.
    ＭＯＳトランジスタ集合部５１とゲート用アルミ配線パターン５４とを有する。 - 特許庁
  • MOS TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME
    ＭＯＳ型トランジスタとその製造方法 - 特許庁
  • MOS INTEGRATED CIRCUIT PROVIDED WITH CURRENT MIRROR
    カレントミラーを備えたＭＯＳ集積回路 - 特許庁
  • MOS TRANSISTOR AND ITS MANUFACTURING METHOD
    ＭＯＳトランジスター及びその製造方法 - 特許庁
  • SWITCHING CIRCUIT FOR COMPLEMENTARY MOS TRANSISTOR
    コンプリメンタリＭＯＳトランジスタのスイッチング回路 - 特許庁
  • MOS TRANSISTOR INTEGRATED CIRCUIT AND SIMULATING CALCULATION SYSTEM OF DEGRADATION DEGREE OF MOS TRANSISTOR
    ＭＯＳトランジスタ集積回路およびＭＯＳトランジスタ劣化度合模擬算出システム - 特許庁
  • MOS TRANSISTOR WITH DEFORMABLE GATE
    変形可能なゲートをもつＭＯＳトランジスタ - 特許庁
  • MOS TYPE TRANSISTOR AND SEMICONDUCTOR DEVICE
    ＭＯＳ型トランジスタおよび半導体装置 - 特許庁
  • When the input terminal 100 is closed, the P type MOS transistor is turned off, the N type MOS transistor is turned on, and an input of the complementary transistor circuit 105 is pulled down to ground potential GND.
    入力端子100がクローズ状態となったときに、P型MOSトランジスタ101はOFF、N型MOSトランジスタ104はONになり、相補型トランジスタ回路入力をグランド電位GNDへプルダウンする。 - 特許庁
  • MOS GATED DEVICE AND ITS MANUFACTURE
    ＭＯＳゲートデバイスおよびその製造プロセス - 特許庁
  • MANUFACTURE OF MOS SEMICONDUCTOR DEVICE
    ＭＯＳ型半導体装置の製造方法 - 特許庁
  • A P-type MOS transistor M1 and an N-type MOS transistor M2 are inserted to the conventional circuit.
    従来回路にＰ型ＭＯＳトランジスタＭ１，Ｎ型ＭＯＳトランジスタＭ２を挿入した。 - 特許庁
  • MOS TRANSISTOR AND MANUFACTURING METHOD THEREFOR
    ＭＯＳ型トランジスタ及びその製造方法 - 特許庁
  • The other branch that is branched by the branch node N1 is connected to a gate of the P-channel MOS transistor MP1.
    分岐ノードN1で分岐された他方は、PチャネルMOSトランジスタMP1のゲートに接続されている。 - 特許庁
  • MANUFACTURING METHOD OF MOS-TYPE SEMICONDUCTOR DEVICE
    ＭＯＳ型半導体装置の製造方法 - 特許庁
  • MANUFACTURING METHOD OF HIGH BREAKDOWN VOLTAGE MOS TRANSISTOR
    高耐圧ＭＯＳトランジスタの製造方法 - 特許庁
  • PROCESS FOR FABRICATION OF MOS SEMICONDUCTOR DEVICE
    ＭＯＳ型半導体装置の製造方法 - 特許庁
  • NEURON MOS CIRCUIT OF LOW POWER CONSUMPTION
    低消費電力型ニューロンＭＯＳ回路 - 特許庁
  • METHOD OF MANUFACTURING MOS TYPE SEMICONDUCTOR DEVICE
    ＭＯＳ型半導体装置の製造方法 - 特許庁
  • MANUFACTURING METHOD OF MOS TYPE SEMICONDUCTOR DEVICE
    ＭＯＳ型半導体素子の製造方法 - 特許庁
  • MOS-TYPE IMAGING DEVICE AND IMAGING APPARATUS
    ＭＯＳ型撮像素子および撮像装置 - 特許庁
  • POWER MOS DEVICE AND ITS MANUFACTURING METHOD
    パワーＭＯＳデバイス及びその製造方法 - 特許庁
  • POWER MOS TRANSISTOR AND ITS MANUFACTURE
    パワーＭＯＳトランジスタ及びその製造方法 - 特許庁
  • The fourth MOS field-effect transistor is an extended drain MOS field-effect transistor.
    第四のＭＯＳ電界効果トランジスタは、拡張ドレインＭＯＳ電界効果トランジスタである。 - 特許庁
  • A field oxide film 5 and an MOS transistor 6 are formed in a surface of a silicon board 1.
    シリコン基板1表面には、フィールド酸化膜5およびMOSトランジスタ６が形成されている。 - 特許庁
  • To provide a resistance voltage-dividing type D/A converting circuit whose nonuniformity of MOS resistance value is eliminated.
    、MOS抵抗値の不均一性を無くした抵抗分圧型のD/A変換回路を実現する。 - 特許庁
  • MOS GATE THYRISTOR AND CONTROL METHOD THEREFOR
    ＭＯＳゲートサイリスタおよびその制御方法 - 特許庁
  • MOS-TYPE TRANSISTOR AND MANUFACTURE THEREOF
    ＭＯＳ型トランジスタ及びその製造方法 - 特許庁
  • A P-channel MOS transistor MP1 is provided between an input power supply Vin and the low-voltage circuit 10.
    PチャネルMOSトランジスタMP1は入力電源Vinと低圧回路10との間に設けられている。 - 特許庁
  • MOS TRANSISTOR AND PRODUCTION METHOD THEREFOR
    ＭＯＳ型トランジスタ及びその製造方法 - 特許庁
  • METHOD OF MANUFACTURING MOS-GATED SEMICONDUCTOR DEVICES
    ＭＯＳゲート半導体デバイス製造方法 - 特許庁
  • PRODUCTION METHOD FOR MOS-TYPE SEMICONDUCTOR DEVICE
    ＭＯＳ型半導体装置の製造方法 - 特許庁
  • METHOD FOR INSPECTING ON RESISTANCE IN MOS TRANSISTOR
    ＭＯＳトランジスタのオン抵抗検査方法 - 特許庁
  • A second MOS transistor PS is provided parallel to the first MOS transistor PM.
    第２のＭＯＳトランジスタＰＳは、第１のＭＯＳトランジスタＰＭと並列に設けられる。 - 特許庁
  • The source of the MOS transistor Q12 is connected to the gate of the MOS transistor Q11.
    ＭＯＳトランジスタＱ１２のソースは、ＭＯＳトランジスタＱ１１のゲートに接続されている。 - 特許庁
  • The gate potential generating circuit 4 generates a plurality of mutually different gate potentials so that the resistance values of MOS and the resistances of the plurality of MOS transistors 12 are mutually equal, and supplies the plurality of generated gate voltages to a plurality of gates of the plurality of MOS transistors.
    ゲート電位発生回路４は、複数のMOSトランジスタ１２のMOS抵抗の抵抗値が互いに同じになるように、互いに異なる複数のゲート電位を発生し、その発生した複数のゲート電圧を、複数のMOSトランジスタの複数のゲートにそれぞれ供給する。 - 特許庁
  • MOS-GATED CIRCUIT WITH ADAPTIVE DEAD TIME
    適応デッドタイムを有するＭＯＳゲート回路 - 特許庁
  • SEMICONDUCTOR DEVICE WITH HORIZONTAL MOS ELEMENT
    横型ＭＯＳ素子を含む半導体装置 - 特許庁
  • P-CHANNEL MOS TRANSISTOR, N-CHANNEL MOS TRANSISTOR, AND NONVOLATILE SEMICONDUCTOR STORAGE DEVICE
    ＰチャネルＭＯＳトランジスタ、ＮチャネルＭＯＳトランジスタ及び不揮発性半導体記憶装置 - 特許庁
  • RATIO CIRCUIT, LATCH CIRCUIT AND MOS TRANSISTOR
    レシオ回路、ラッチ回路及びＭＯＳトランジスタ - 特許庁
  • MANUFACTURING METHOD OF SOI-TYPE MOS TRANSISTOR
    ＳＯＩ型ＭＯＳトランジスタの製造方法 - 特許庁
  • To provide a relatively simple method for manufacturing a strained channel MOS transistor.
    歪チャネルを有するMOS トランジスタを製造するための比較的簡単な方法を提供する。 - 特許庁
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 112 113 次へ＞

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.