「bits」を含む例文一覧(6183)
＜前へ 1 2 .... 77 78 79 80 81 82 83 84 85 .... 123 124 次へ＞- The control circuit 103 detects the signal level of bits in a common region, where the signal level of the each bit constituting the time code should be the same, and decides the quality of the reception sensitivity, based on the number of the bits of which the signal levels have come to a prescribed level within a prescribed time, so as to be displayed on a display part 104 and is notified.
制御回路１０３は、タイムコードを構成する各ビットの信号レベルが同一になるべき共通領域において前記ビットの信号レベルを検出し、所定時間内において前記信号レベルが所定レベルになったビットの数に基づいて、受信感度の良否を判断して、表示部１０４に表示して報知する。 - 特許庁 - To provide a flash memory element that can store and delete data comprising a number of bits in a single cell and hence has high-density/high-integration memory characteristics.
本発明は、単一セルに多数のビットのデータを格納及び消去できることにより、高密度／高集積メモリ特性を有するフラッシュメモリ素子を提供するためのものである。 - 特許庁 - To provide a cutter bit exchange mechanism for a shield machine capable of exchanging cutter bits from an inner side of the machine by underground work only and making a thickining of a solidified wall and shortening of a machine length compatible.
カッタビットを地中作業のみで機内側から交換でき、固化壁の厚肉化と機長の短縮化とを両立できるシールド掘進機のカッタビット交換機構を提供する。 - 特許庁 - Alternatively, total number of noise bits (noise bit number) included with the noise is detected instead of the noise number, and the noise bit number is compared with an upper limit noise bit number y to switch the received frequency number.
尚、ノイズ数ではなく、ノイズが含まれるビットの総数（ノイズビット数）を検出し、ノイズビット数と所定の上限ノイズビット数ｙとを比較して受信周波数を切り換えても良い。 - 特許庁 - A control part 1 compares the sample bit map font 7 with the whole or a part of the evaluation target bit map font 8 in the same reduction scale, and expresses numerically the ratio of coincident bits and outputs it.
制御部１は、見本ビットマップフォントと評価対象ビットマップフォントの全体または一部分を、同一縮尺で比較して、一致したビットの割合を数値化して出力する。 - 特許庁 - To determine transmission order at multi-bits in an arbitrary priority order in a system (processing order deciding device of a plurality of tasks, traffic shaping device or the like) using an associative memory.
連想メモリを用いたシステム（複数タスクの処理順序決定装置やトラフィックシェーピング装置等）において、マルチヒット時の送出決定を任意の優先順序で決定できるようにする。 - 特許庁 - The image data of the source are monochromatic image data having one pixel composed of one bit and the image data of the destination are image data having one pixel composed of one or more bits.
ソースの画像データは、１ピクセルが１ビットで構成されたモノクロームの画像データ、デスティネーションの画像データは、１ピクセルが１又は複数のバイトで構成された画像データである。 - 特許庁 - Then, one selected from bits of information related to the information signal transferred to the data transmitting/ receiving part is printed on the printing surface of the label 3 for the recording medium cassette 8 by a printer.
次に、データ送受信部に転送された情報信号に係る情報のうち選択したものを、印刷装置により記録媒体カセット用ラベル３の印字面６に印字する。 - 特許庁 - In the expansion processing, one bit value representing one dot is converted into a two bit gray level which can be processed by a print engine and expanded to the number of bits equal to the least common multiple.
拡張処理では、１ドットを表現する１ビットの値を印刷エンジンで処理可能な２ビットの階調値に変換して、前記最小公倍数と等しいビット数に拡張する。 - 特許庁 - In the transfer (1), from the 8 pixels of the image data which are read from the data accumulation circuit, only the even-number datum is selected and transferred to an LED head in the unit of 4 bits, targeting the even-number datum.
蓄積回路から読み出された画像データ８画素は、（１）の転送では、偶数データに注目し、８画素から偶数データのみ選択し、４ｂｉｔ単位でＬＥＤヘッドへ転送する。 - 特許庁 - The data converting means 14 applies linear interpolation to high-order bit data of digital data having the less number of bits of digital data of an image signal to be inputted on the basis of low-order bit data of the digital data.
データ変換手段１４は、入力される画像信号のデジタルデータのビット数よりも少ないデジタルデータの上位ビットデータを、デジタルデータの下位ビットデータに基づいて線形補間する。 - 特許庁 - In the case of coding, coding is performed so that the number Z of continuous numerical values is represented by bits of a number which is different in accordance with whether the number Z of continuous numerical values "YY" is <128 or ≥128.
その符号化にあたっては、その数値「ＹＹ」の連続数ＺがＺ＜１２８であるかＺ≧１２８であるかに応じて異なるビット数で連続数Ｚを表わす符号化を行なう。 - 特許庁 - The lunch 1 shown in the figure 1 is obtained by nipping the bits of deep fried tempura batter 4 between boiled rice layers 2, topping the ground boiled sweet potato and pumpkin 3 on the boiled rice layer and packing the ground boiled sweet potato and/or pumpkin, etc., into a container 5.
図１に示す弁当１は、天カス４をご飯２の間に挟みこみ、その上につぶしたサツマイモ及び／又はカボチャ３を載せて、容器５に詰めたものである。 - 特許庁 - A first and a second error detecting portions 13 and 14 detects errors in a bit string of the identification information and a bit string of the predetermined main part of data respectively, based on the first and the second parity bits.
第１および第２エラー検出部１３，１４は、第１および第２のパリティビットに基づいて、識別情報および所定のデータ本体のビット列のエラーをそれぞれ検出する。 - 特許庁 - This excavator 1 has bits 41 and 42 for excavating by advancing and retreating to the excavation side of an excavator body 2 by imparting impact force by energy of a working fluid.
掘削装置１は、作動流体のエネルギーによって打撃力が与えられることにより、掘削装置本体２の掘削側へ進退して掘削を行うビット４１，４２を備えている。 - 特許庁 - A bit number count means 103 counts the number of bits of a variable length code stream for one picture, and an error correction coding means 104 applies error correction coding to a block code on the basis of the run length information.
１ピクチャーの可変長符号列のビット数をビット数カウント手段103でカウントし、このレングス情報を誤り訂正符号化手段104でブロック符号に誤り訂正符号化する。 - 特許庁 - To store even the serial data of the final cycle that are smaller than the number of bits of parallel data with no loss and then read the serial data into and out of a line memory which stores the inputted serial data after converting them into the parallel data.
入力したシリアルデータをパラレル変換して格納するラインメモリにおいて、パラレルデータのビット数に満たない最終サイクルのシリアルデータもロスなくラインメモリに格納し、読み出す。 - 特許庁 - The excavation bits 8, etc. have a first arranging pattern 26 for moving the excavation earth inside in the axial direction, and a second arranging pattern 27 for moving the excavation earth outside in the axial direction.
掘削ビット８・・は、軸心方向内側に掘削土を移動させる第１配置パターン２６と、軸心方向外側に掘削土を移動させる第２配置パターン２７とを有する。 - 特許庁 - To enhance safety of copyright protection by increasing the encryption intensity using an AES with a key data length of 128 bits as an AACS in an optical disk reproducing device, and to eliminate the risk of breakage of the cipher by allowing analysis by rewriting a control program of an optical disk drive to an illegal one.
光ディスク再生装置ではＡＡＣＳは鍵データ長１２８ビットのＡＥＳを用いることで暗号化強度を高めて著作権保護の安全性を高めている。 - 特許庁 - An arithmetic part 102 operates the number of increment/decrement bits which do not include the number of Pbits and the number of Pbits and outputs the arithmetic result to the storage part 103 and an arithmetic part 104.
演算部１０２は、Ｐｂｉｔ数を含まない増減ビット数及びＰｂｉｔ数の演算を行い、演算結果を記憶部１０３及び演算部１０４へ出力する。 - 特許庁 - This recording system records the sub information of 4 bits by the combination of the two-kinds of wobbles of the frequencies F1 and F2 and by the wobble of 16 T1 length.
この記録方式においては、４ビットの副情報が、周波数Ｆ１およびＦ２の２種類のウオブルの組合せによって記録され、また、１６Ｔ１長のウオブルによって記録される。 - 特許庁 - To shorten conversion cycles of a sequential comparison type AD conversion device with n-bit resolution by using high-order (m) bits of a last conversion result for 3rd continuous conversion and later.
ｎビット分解能を有する逐次比較型ＡＤ変換装置において、３回目以降の連続変換の際に、前回の変換結果の上位ｍビットを利用して、変換サイクルを短縮する。 - 特許庁 - Accordingly, reduction of brightness of the neighboring picture elements is suppressed by setting the ratio of contact resistance R_cont and neighboring resistance R_cont-n to R_cont-n/R_cont≥2^b-1, wherein b is the number of halftone bits.
したがって、コンタクト抵抗Ｒcontと隣接抵抗Ｒcont-nと比をＲcont-n／Ｒcont≧２^b−１（ｂは中間調ビット数）とすることで、隣接画素の輝度低下を抑えることができる。 - 特許庁 - In the case of applying viewing and listening limitation to selected contents (YES of step 103), TE bits of the selected contents are entirely rewritten from a normal state to a temporary erase state (step 106).
選択したコンテンツに視聴制限をかける場合は（ステップ１０３のＹＥＳ）、その選択したコンテンツのＴＥビットを全てノーマル・ステートからテンポラリ・イレース・ステートに書き換える（ステップ１０６）。 - 特許庁 - A data mask pin not used usually during writing operation for sending the inverted bits is utilized not to make an extra bit go with a data bite for displaying the presence of the inversion.
反転の有無を表示するためにエクストラビットをデータバイトに付随させなくてもよいように、反転ビットを送るのに通常は書き込み動作中には使用されないデータマスクピンを活用する。 - 特許庁 - A first set of bussed bits is exchanged between a first PCIE bridge and a first IO device over a first link using a first set of lanes of the first PCIE bridge.
第１のＰＣＩＥブリッジと第１のＩＯデバイスとの間で、第１のＰＣＩＥブリッジの第１のレーン・セットを用いて第１のリンクを介して第１のバス伝送ビット・セットを交換する。 - 特許庁 - Data eliminated by puncture processing during transmission coding and data such as bits whose reception characteristics is clearly deteriorated in the case of using multi-value modulation or the like are adopted for the sub data.
副データとしては、送信符号化時にパンクチャ処理で削除されたデータや、多値変調等を用いる際に、あらかじめ受信特性が悪いことが明らかなビット等のデータが用いられる。 - 特許庁 - To provide an image processing apparatus embedding information of a plurality of bits in an image and extracting them, an image processing method, an image processing program, and a recording medium.
画像に対して複数ビットの情報を埋め込み、また抽出することのできる画像処理装置、画像処理方法、画像処理プログラム及び記録媒体の提供を目的とする。 - 特許庁 - To provide a light guide array manufacturing method by which a light guide with a plurality of bits can be highly accurately and efficiently manufactured, and also to provide the light guide array and a light guide module.
複数ビットの導光路を高精度かつ効率的に製造することが可能な導光路アレイの製造方法、導光路アレイおよび導光路モジュールを提供する。 - 特許庁 - Then, when the number m of program unended memory cells in a page becomes 2 bits (M1) or less, one write loop is additionally performed by stepping up the word-line voltage by one.
そして、ページ内のプログラム未終了メモリセルの個数ｍが２ビット（Ｍ１）以下になったところで、ワード線の電圧を１つステップアップさせて、１回分の書き込みループを追加により実行する。 - 特許庁 - A digital adder 330 adds the higher-order and lower-order bits of the analog signals of two inputs after digital conversion and also generates the A/D conversion result of the analog input signals S1 and S2 at the same time.
デジタル加算器３３０が、２入力分のアナログ信号をデジタル変換した上位、下位ビットを加算処理し、同時にアナログ入力信号Ｓ_1 とＳ_2 のＡＤ変換結果を生成する。 - 特許庁 - To increase the number of bits effective as peculiar information generated from physical information obtained from device physical information in device peculiar information generation using physical information.
物理情報を利用したデバイス固有情報生成においてはデバイス物理情報から得られる物理情報から生成される固有情報として有効なビット数を大きくする。 - 特許庁 - The ECC decoder may operate in a single mode for detecting an error position with respect to a maximum of (h-j) bits in the information data based on encoded data including the information data and the syndrome data.
ＥＣＣデコーダは、情報データとシンドロームデータを含む符号データとに基づいて、情報データから最大（ｈ−ｊ）ビットのエラー位置を算出する単一モードで動作できる。 - 特許庁 - When it is determined to be character/line drawing, the DL is resized in accordance with the resolution of a printer engine (S203), and rendering is performed with each color component at the accuracy (integral number) of 8 bits (S204).
文字／線画であると判断した場合には、ＤＬをプリンタエンジンの解像度に応じてリサイズし（Ｓ２０３）、各色成分を８ビットの精度（整数）としてレンダリングする（Ｓ２０４）。 - 特許庁 - The bit width N2 of the image data is made wider by at least ≥2 bits than the bit width N3 of the added image data by bit resolution improving means 151 and 153 (N2≥n3+2).
ビット分解能向上手段１５１，１５３により画像データのビット幅Ｎ２を加算画像データＤ３のビット幅Ｎ３よりも少なくとも２ビット以上広くする（Ｎ２≧Ｎ３＋２）。 - 特許庁 - To provide an integrated circuit in which the number of bits in data inputted/outputted through one pad can be increased, and an input/output interface method of the integrated circuit.
一つのパッドを通じて入出力されるデータのビット数を増加させることができる集積回路を提供し、前記集積回路の入／出力インターフェース方法を提供する。 - 特許庁 - The oversampling D/A converter D/A-converts digital data into 14 bits, in which a signal of up to 4 kHz frequency has been converted and includes a modulator of a mixed-type modulation system.
オーバサンプリングＤ／Ａ変換器は、周波数４ｋＨｚまでの信号を１４ビットに変換したデジタルデータをＤ／Ａ変換するものであり、混合型変調方式の変調器を備える。 - 特許庁 - To shorten the occupancy time of a bus between a core part and a memory, especially for a general-purpose processor, by compressing data transferred on the bus in the unit of several bits.
バスで転送されるデータを数ビット単位で圧縮することによって、特に汎用プロセッサにおいてコア部分とメモリ間のバス占有時間を減少させることを目的とするものである。 - 特許庁 - In a system where the FFT size is variable, the variable number of bits is used for the subchannel offset and number of subchannels, which can be optimized based on the selected FFT size and subcarrier allocation scheme.
ＦＦＴサイズが可変であるシステムで、可変なビット数はサブチャネルオフセット及びサブチャネル数に使用され、選択されるＦＦＴサイズ及びサブキャリア割当スキームに基づき最適化される。 - 特許庁 - The image data per one of the input image memory main scanning unit area that is x(bits) are copied to 4 output image memory main scanning unit areas.
次いで、x(bit)を主走査単位領域として、入力画像メモリ主走査単位領域１か所につき、出力画像メモリ主走査単域領域の４か所へ画像データをコピーする。 - 特許庁 - This input consists of a cable switch 2 arranged in the middle of cables 13 for connecting a personal computer main body and a PS/2 key board and a 1-chip microcomputer 3 connected to a eight bits cable switch.
パソコン本体およびＰＳ／２キーボードを接続するケーブル１３の途中に配置されたケーブル切換スイッチ２と、ケーブル切換スイッチに接続された８ビットの１チップマイコン３からなる。 - 特許庁 - The bank of soft output error correction decoders produces an improved set of soft decisions or confidence values corresponding to the channel bits transmitted by each interfering user.
ソフト出力エラー訂正デコーダのバンクは、それぞれの干渉するユーザによって送信されるチャネルビットに対応するソフト決定または信頼値の改善された集合を生成する。 - 特許庁 - Then, the AD conversion section 21 is made to convert the N bits of the touch panel output voltage into touch coordinate data by N time serial comparison using only N pieces of valid weight voltage values.
そして、ＡＤ変換部２１に、Ｎ個の有効なウェイト電圧値のみを用いた、Ｎ回の逐次比較による、タッチパネル出力電圧のＮビットのタッチ座標データへの変換を行わせる。 - 特許庁 - A preliminary coefficient E arithmetic section 161 supplies lower-order 4-bits of a DR to an embedding arithmetic section 162 as a preliminary coefficient E and supplies the high-order 1 bit to a preliminary coefficient B arithmetic section 163.
予備係数E演算部１６１は、DRの下位４ビットを予備係数Eとして埋込み演算部１６２に供給し、上位１ビットを予備係数B演算部１６３に供給する。 - 特許庁 - The feedback bits relates to non-differential or differential feedback or a combination thereof, or the feedback is of a single binary sign bit or a combination with non-differential feedback.
フィードバック・ビット群は、非差分かまたは差分フィードバックか、あるいはその組み合わせに関連するか、あるいはフィードバックは、２進符号ビット単独かまたは非差分フィードバックとの組み合わせかである。 - 特許庁 - Then, two systems are cut out as much as 10 bits from an optional tap of the shift register 81 and output to a normal random number generation circuit 662 from output lines 84 and 85 by a Boxmuller method.
そして、シフトレジスタ８１の任意のタップからランダムに１０ビットずつ２系統切出して出力ライン８４、８５よりBoxmuller 法による正規乱数生成回路６６２へ出力する。 - 特許庁 - The test control interface circuit (Tcnt_Int) which is serially transmitted from outside with the control signal DI of a plurality of bits activates a plurality of switching circuits sequentially.
外部から複数ビットのテスト制御信号ＤＩがシリアル転送されるテスト制御インターフェース回路Ｔｃｎｔ＿Ｉｎｔは、複数のテスト用スイッチ回路をシーケンシャルに活性化する。 - 特許庁 - To provide a technology for increasing available storage space within compressed blocks of memory attached to data processing chips, without requiring a proportional increase in on-chip compression status bits.
オンチップ圧縮状態ビットの比例的な増加を必要とせずに、データ処理チップに付属のメモリの圧縮ブロック内の利用可能な記憶スペースを増加する技術を提供する。 - 特許庁 - In data trace output, when upper bits of the data are continuation of the same number, a continuing portion thereof is masked, and only an effective bit portion is output as trace information.
データトレース出力において、データの上位ビットが同一数字の連続であった場合、その連続している部分がマスクされて、有効ビット部分のみがトレース情報として出力される。 - 特許庁 - Lower n bits of the converted signals are allotted to detection signals of the phase discrepancies of the teeth of the mover and stator of the motor, and the commutation of the motor is controlled by the n-bit signals.
この変換信号の下位ｎビットをモータの移動子と固定子にある歯の位相ずれの検出信号に割り付け、このｎビット信号をもとにモータを転流制御する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
