「bits」を含む例文一覧(6183)
＜前へ 1 2 .... 73 74 75 76 77 78 79 80 81 .... 123 124 次へ＞- Since the bit resistance is increased as compared with a case where heaters 46 having the substantially same width as the heating region 44 are arranged, the number of simultaneous drive bits can be increased.
発熱領域４４と略同幅の発熱抵抗体４６を配置した場合よりもビット抵抗値が高くなるので、同時駆動ビット数を高めることができる。 - 特許庁 - Thus, when high-order and low-order bits are separately quantized, the number of clocks can be reduced and the device can be composed of the circuit of low band so that power consumption can be reduced.
このように上位ビットと下位ビットを分けて量子化するとクロック数を少なくでき、低い帯域の回路で構成できるため低消費電力化が実現できる。 - 特許庁 - To provide a decoding device and a decoding method that can decrease the numbers of quantized bits at the second time and on of repetition, thereby making the circuit scale smaller.
繰り返し二回目以降の量子化ビット数を少なくすることが可能で、ひいては回路規模を小さくできる復号装置および復号方法を提供する。 - 特許庁 - An image compositing section 16 receives the separated data subjected to the multi-value processing for each pixel and the image data, and applies compositing processings on them so that the composited separated data and image data are composited to a data length of 32 bits.
画像合成部１６は、画素ごとに多値化された分離データおよび画像データを受信して合成処理を施し、３２ビットのデータ長に合成する。 - 特許庁 - An arithmetic unit 1 for numerical operation of the plurality of digits includes operation processing sections 3a, 3b for adding two numerical data in 16 bits each from the lower digit side in a shared manner.
複数桁の数値演算を行う演算装置１は、２つの数値データを下位桁側から１６ビットごとに分担して加算する演算処理部３ａ，３ｂを備える。 - 特許庁 - At the time of issuing a command to this whole system by serial communication to be executed through a CAN bus, the all bits of an address field are set so as to be a value 1, and simultaneous transmission is operated.
ＣＡＮバスを介して行われるシリアル通信では、システム全般にコマンドを発行する場合、アドレスフィールドの全てのビットを値１に設定して一斉送信を行う。 - 特許庁 - To provide a magnetic recording medium which is excellent in sliding-resistant characteristics and corrosion resistance, and is recorded and reproduced at a high surface recording density of at least 600 giga bits/square inch.
耐摺動特性や耐食性が良好で、６００ギガビット／平方インチ以上の高い面記録密度で記録再生が可能となる磁気記録媒体を提供する。 - 特許庁 - An internal binary counter 200 counts signals CKCBR, CKSELF to output bits C0 to C3 and decides a word line which is refreshed at the time of a CBR and the self-refresh.
セルフ・リフレッシュに入った際のアドレスがセルフ・リフレッシュ中に繰り返された時、即ち全ワード線分のリフレッシュが完了するたびにＩ／Ｏ端子に高電位を出力する。 - 特許庁 - A superimposing section 6 superimposes information for controlling the filter characteristic onto lower-order 2 bits in a 10-bit digital video signal whose phase is controlled by a delay section 2.
このフィルタ特性の制御のための情報を、遅延部２で位相制御されたデジタル映像信号の１０ビット中の下位２ビットに、重畳部６で重畳する。 - 特許庁 - A receiver 1 acquires a signal-to-noise ratio of a satellite signal and determines, on the basis of the signal-to-noise ratio of the satellite signal, the number of required bits to be saved into a memory 18.
受信機１は、衛星信号の信号雑音比を取得し、メモリ１８へ退避すべき必要ビット数を衛星信号の信号雑音比に基づいて決定する。 - 特許庁 - A check bit count determining section 14 determines the number of bits of the check bit for error correction based on the communication quality information CQ acquired by the information acquiring section 13.
チェックビット数決定部１４は、情報取得部１３で取得された通信品質情報ＣＱに基づいて、誤り訂正用のチェックビットのビット数を決定する。 - 特許庁 - At first, an error correction unit 20 derives a correction pattern, showing the position of an information bit to be corrected in the plurality of information bits, from the derived remainder value.
誤り訂正部２０は、まず、導出された剰余値から、複数の情報ビットにおいて、訂正すべき情報ビットの位置が示された訂正パターンを導出する。 - 特許庁 - To provide an encoding and synchronizing method capable of attaching a synchronized signal (flag) to each of the prescribed number of transmission information bits to perform transmission with a simple method and transmitting the synchronized signal to a receiver.
簡単な方法で所定数の伝送情報ビット毎に同期した信号（フラグ）を付加して伝送出来、受信機に伝達出来る符号化同期方法を提供する。 - 特許庁 - The low-order bit round-off circuit 4 applies round-off processing to prescribed low-order bits of the digital data on which a noise component is superimposed and gives the processed data to a data recovery circuit 6.
下位ビット切り捨て回路４は、ノイズが重畳しているデジタルデータの所定の下位ビットを切り捨て処理し、これをデータ再生回路６に供給する。 - 特許庁 - In the case of encoding the region of interest, the image processing apparatus shifts all frequency component information items of the tile designated to be the region of interest toward higher-order bits by specified bit amount.
関心領域の符号化に際しては、該関心領域に指定されたタイルの全ての周波数成分情報を、最上位ビット側へ所定のビット量だけシフトさせる。 - 特許庁 - And then, an overlapped time gray scale method is applied in each subframe group to express gradation, in subframes corresponding to bits belonging to the first bit group and second bit groups.
第１ビット群および第２ビット群に属するビットに相当するサブフレームについては、各サブフレーム群の中で重ね合わせ時間階調方式を用いて階調を表現する。 - 特許庁 - A change detecting means 146 of a counter inspection means 113 detects a timing when a bit value of the highest-order digit out of a plurality of bits contained in the ring counter 140 is changed.
カウンタ検査手段１１３の変化検出手段１４６は、リングカウンタ１４０に含まれる複数ビットのうち、最上位桁のビット値が変化するタイミングを検出する。 - 特許庁 - Which bits are used in the pseudo- random bit string is controlled by means of the numbers allotted to the individual packets, and even if there is packet loss, there will be no influence on the decryption.
また，各パケットに振り当てた番号で疑似乱数ビット列のどこを使うかを管理しているためパケットロスが生じても復号化に影響を及ぼさない。 - 特許庁 - In case of tailing print, respective bits are read out sequentially from a lower line to an upper line and from right to left in each line before being fed to the print head and printed.
尻出し印字の場合、下のラインから上のラインへ順に、かつ各ラインにおいては、右から左の順に読み出され、印字ヘッドに供給されて印字される。 - 特許庁 - To reduce noise caused by influence of truncation processing in a decoded image by performing decoding effectively utilizing truncated overhead bits.
打ち切り処理された付加ビットを有効利用して復号化を行うことにより、復号化後の画像において、打ち切りの影響によるノイズを軽減することを目的とする。 - 特許庁 - An adder 32 adds a random value from a random value generating circuit 30 to high-order N bits in the Q output from the DFF 28 and applies an addition result to the comparator circuit 24.
加算器３２は、ランダム値発生回路３０からのランダム値をＤＦＦ２８のＱ出力の上位Ｎビットに加算し、加算結果を比較回路２４に印加する。 - 特許庁 - A lower decoder part 44 selects and outputs an output voltage from a gradation voltage produced by a division resistance in accordance with data of lower K bits held by a data latch.
下位デコーダ部４４はデータラッチに保持された下位Ｋビットのデータに応じ分割抵抗により発生した階調電圧から出力電圧を選択出力する。 - 特許庁 - Then the subtraction results are converted by the A/D converting means 312 and 310 to perform the minute conversion of the lower-order (m) bits, and the results are held by the registers 320 and 321.
各々の減算結果をＡＤ変換手段３１２，３１０でＡＤ変換することで、下位ｍビットの密変換を行い、レジスタ３２０，３２１に保持する。 - 特許庁 - In a DRAM 1, a selector 34 selects data of one bit out of data of four bits read out from a memory section 33, and the data DO is given to a data output buffer 41.
ＤＲＡＭ１において、セレクタ３４は、メモリ部３３から読出された４ビットのデータのうちの１ビットのデータを選択し、そのデータＤＯをデータ出力バッファ４１に与える。 - 特許庁 - A filter part (5) uses the generated filter coefficient (C) to perform filter processing on an (n+α)-bit audio signal resulting from bit-shifting the n-bit audio signal by α bits.
フィルタ部（５）は、ｎビットの音声信号をαビット分ビットシフトしたｎ＋αビットの音声信号を、生成されたフィルタ係数（Ｃ）を用いて、フィルタ処理する。 - 特許庁 - To provide a method or the like capable of creating a reading window or a reading margin more independent of the variations between bits over an arbitrary array, group or block of memory cells.
メモリセルの任意の配列、組又はブロックに亘るビット間の変化に、より依存しない読み出し窓又は読み出しマージンを作ることが可能な方法等を提供する。 - 特許庁 - A JPEG lossless coding is applied to the high-order bit data and a valid bit number (4 bits or below) of the low-order bit data is decided on the basis of a size (digit number) of the source data.
上位側ビットデータにＪＰＥＧロスレス符号化を施すと共に、元データの大きさ（桁数）に基づいて下位側ビットデータの有効ビット数（４ビット以下）を決定する。 - 特許庁 - An arithmetic circuit 4 inputs the physical random number of 8 bits, selects (1/P) pieces from numbers from 1 to 2N as the numbers to be winning by an arithmetic operation and prepares a list L.
演算回路４は８ビットの物理乱数をを入力して、１から２^Ｎまでの数から（１／Ｐ）個を当りになる数として演算により選定しリストＬを作る。 - 特許庁 - A classification circuit 3 uses low-order 5 bits of a value of a target pixel of the host image to classify image data and outputs a class code to a prediction coefficient output circuit 4.
クラス分類回路３は、上位画像の着目画素の画素値のうちの下位５ビットを用いてクラス分類を行い、クラスコードを予測係数出力回路４に出力する。 - 特許庁 - To provide an SPDIF receiving circuit for realizing the transmission rate determining operation of an SPDIF reception signal and the correct detecting operation of data bits in a small-scaled circuit constitution.
ＳＰＤＩＦ受信信号の伝送レート判別及びデータビットの正しい検出動作を小規模な回路構成で実現するＳＰＤＩＦ受信回路の提供。 - 特許庁 - A watermark pattern generation section 13 generates an electronic watermark pattern 13a changing in the time direction based upon embedded bits, time information, and a random-number initial value.
透かしパターン生成部１３は、埋め込みビットと時刻情報と乱数初期値とに基づいて、時間方向に変化する電子透かしの透かしパターン１３ａを発生させる。 - 特許庁 - At the AOM driver 15R, each data of 10 bits is input to each of a low density processing part 43Ra and a high density processing part 43Rb with different magnifications set therein.
ＡＯＭドライバ１５Ｒでは、１０ビットの各データが異なる倍率が設定された低濃度処理部４３Ｒａと高濃度処理４３Ｒｂとにそれぞれ入力される。 - 特許庁 - When displaying a gradation in n bits (n: integer), each bit of the gradation represented by binary digits is divided into three bit group, and one frame is divided into two sub-frame groups.
ｎビット（ｎは整数）で階調を表現する場合、２進数で表示される階調の各ビットを３個のビット群に分け、１フレームを２個のサブフレーム群に分割する。 - 特許庁 - An inter-node line segment element extracted from graphic information is equally divided into n-sets ad n-sets of bits are generated corresponding to an even number or an odd number of apexes by each division.
図形情報から取り出したノード間線分要素をｎ個に等区分し、該区分毎の頂点数の偶数又は奇数によりｎ個のビットを生成する。 - 特許庁 - To maintain a quality of some degree without the need for decoding packets including good many lower-order bits and to attain a scalable encoding and decoding from high quality to low quality.
可成り多くの下位ビットのパケットを復号しなくても、ある程度の品質を保持でき、高品質から低品質までのスケーラブルの符号化復号化を可能とする。 - 特許庁 - The number of the memory chips MC_101-MC_172 is equal to the number of bits of read data or write data simultaneously transmitted via the data input/output lines DQL1-DQL72.
メモリチップＭＣ_１０１〜ＭＣ_１７２の数は、データ入出力配線ＤＱＬ１〜ＤＱＬ７２を介して同時に伝送されるリードデータ又はライトデータのビット数と等しい。 - 特許庁 - A compressed bit stream 100 includes bits 110a1-110an and 110d1-110dn representing in-frame coded frames 110a-110d.
ストリームは、関連するフレーム間符号化フレームから最も密接にマッチングするフレーム内符号化フレームまでの変位を表す、フレーム間符号化フレーム各々に関連するビットを含む。 - 特許庁 - To provide a semiconductor integrated circuit device which identifies defective bits, and inspects a confidential data storage part having a high confidentiality without increasing a chip area.
チップ面積が増大することが無く、不良ビットの特定が可能で、かつ秘匿性の高い、秘密データ格納部の検査が可能な半導体集積回路装置を提供する。 - 特許庁 - A shift bit number detection part 7 detects the number of bits where '0' continues from a higher order that eliminates a sign bit out of inputted N bit amplitude data as a shift bit number.
シフトビット数検出部７は、入力されたＮビットの振幅データのうちの、サインビットを除いた上位から”０”が連続しているビット数をシフトビット数として検出する。 - 特許庁 - The track of the optical disk is composed of only the data bits, and the optical head is positioned by always monitoring the side edge part of the track, that is, the side edge position of the data bit string.
光ディスクのトラックはデータビットのみで構成し、光ヘッドの位置決めは、トラックの側縁部、つまりデータビットの列の側縁位置を常時モニタすることにより行なう。 - 特許庁 - The cutter 14 has an edge range C1 where the cutter 14 shaves the beard off in cooperation with the foil 13 and a pair of bits-down discharging ranges C2 adjoining to the edge range C1.
内刃１４は、外刃１３と協同してひげを切断する切刃領域Ｃ１と、切刃領域Ｃ１に隣接する一対の毛屑排出領域Ｃ２とを備えている。 - 特許庁 - In at least part of a servo information area of a magnetic disk 20, first and second bits 21 and 22 different in the magnitude of reverse magnetic fields are arranged alternately.
磁気ディスク２０のサーボ情報領域の少なくとも一部には、反転磁界の大きさが大小異なる第１、第２ビット２１，２２が交互に配置されている。 - 特許庁 - Then all bits obtained by scanning are inspected for reliability check, allowing one fault identifier (F) to be assigned to each of one bit recognized as unreliable.
走査によって得られた全てのビットが、信頼性を検査するために検査され、１つの誤り識別子（Ｆ）が、信頼できないと認識された１つのビットに割り当てられる。 - 特許庁 - To provide an asynchronous transfer mode ATM cell switching unit that can simply be realized and cope with a required number of input channels and a required number of virtual path identifier/virtual channel identifier (VPI /VCI) reference bits.
簡易に実現可能とし、所要の入力回線数並びにＶＰＩ／ＶＣＩ参照ビット数に対応可能なＡＴＭセルスイッチング装置を提供する。 - 特許庁 - To provide a device and a method for encoding information by which information composed of multiple bits is efficiently encoded, and to provide a computer readable storage medium therefor.
複数ビットで構成される情報を効率的に符号化する情報符号化装置及び情報符号化方法及びコンピュータ読み取り可能な記憶媒体の提供。 - 特許庁 - When all bits of the low-order counter 2a are reset to "1" from "0", a high-order counter 2b for carry is incremented for one at a time from the low-order bit in the above counting operation.
上記カウント動作において、下位カウンタ２ａの全ビットが「０」から「１」にリセットされるとき、桁上がり用の上位カウンタ２ｂを下位ビットから１つずつインクリメントとする。 - 特許庁 - To provide a CDMA base station apparatus and a wireless communication method for preventing deterioration in the throughput by properly carrying out CQI interpolation by the TPC bits and properly selecting a transmission user and determining a modulation system.
ＴＰＣビットによる適切なＣＱＩ補間を行い、送信ユーザの選択と変調方式の決定を適切に行い、スループットの低下を防ぐこと - 特許庁 - Recording data of at least one column in the recording medium conveying direction are read out for a predetermined number of bits from recording data stored in a first buffer memory.
第１のバッファメモリに格納された記録データから記録媒体の搬送方向に関する少なくとも１カラム分の記録データを予め定められた複数ビットずつ読み出す。 - 特許庁 - To solve a problem that a square which is the external shape of a two-dimensional code can be recognized, but that inner bits can not be probably read out.
２次元コードの外形形状である正方形の認識はできるのに対して、内部のビットを確からしく読み出すことができないという問題を解決する。 - 特許庁 - An A/D converter 5 of 8 bits, for example, digitally converts an input ramp wave and supplies the output codes of 0 to 255 steps in resolution to a matching detection circuit 9.
例えば８ｂｉｔのＡ／Ｄコンバーター５は、入力ランプ波をデジタル変換し、分解能の関係で０から２５５の出力コードを一致検出回路９に供給する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
