「bits」を含む例文一覧(6183)
＜前へ 1 2 .... 69 70 71 72 73 74 75 76 77 .... 123 124 次へ＞- Furthermore, since parity bits for warranting write/read to/from memories 6a0-6nn are not required for the number of highways, the increase in the memory capacity more than that required can be prevented.
さらに、メモリに対する書き込み、読み出し保証用のパリティビットを、ハイウェイ本数分必要としないため、必要以上のメモリ容量の増加を防止することで解決する。 - 特許庁 - When gradations are represented with (n) bits (n: an integer), each bit of a gradation represented in binary notation is divided into three bit groups, and one frame is divided into two subframe groups.
ｎビット（ｎは整数）で階調を表現する場合、２進数で表示される階調の各ビットを３個のビット群に分け、１フレームを２個のサブフレーム群に分割。 - 特許庁 - To solve the problem that a conventional cyclic type remote supervisory controller has a limited transmission quantity per line and system information has to be intensively transmitted with a limited number of bits of the upper information.
サイクリック方式の遠方制御監視装置は、回線当たりの伝送量が限られているため、システム情報は上り情報の限られたビットで集約伝送している。 - 特許庁 - A client terminal is assigned to an end node of "a" branch tree, a label of absolute value |K| bits is assigned to all of the nodes of the tree, and the label is generated by using one directional function.
ａ分木の末端のノードにクライアント端末を割り当て、木の全ノードに｜Ｋ｜ビットのラベルを割り当てて、一方向性関数を用いて、ラベルを生成する。 - 特許庁 - To provide an access point and a method of assigning a group ID, and a computer-readable storage medium for identifying a group of terminals using a limited number of bits.
制限されたビット数を用いて端末グループを識別するアクセスポイント及びグループＩＤ割当方法、並びにコンピュータ読み取り可能な記録媒体を提供する。 - 特許庁 - When a determination result by the determination circuit (100) is equal to or more than two bits, error correction of the content of the read page is performed, and the content of the read page is written in the page in the spare area (1s).
判定回路（１００）による判定結果が２ビット以上の場合に、読み出したページの内容を誤り訂正し、スペア領域（１ｓ）内のページに書き込む。 - 特許庁 - According to the shield machine, conical rotary fixtures 10-1 to 10-3 each having a plurality of length adjusting leading bits 12 fixed thereto, are arranged at different locations of a cutter head 22.
複数の長さ調整用先行ビット１２を固設した円錐状の回転取付部１０−１〜１０−３をそれぞれカッターヘッド２２の異なる位置に設ける。 - 特許庁 - When there is a retransmission request from a receiver, a transmitter generates a first coded bit by inverting initially transmitted coded bits, separates the initially transmitted encoded bits into a first bit group having relatively high significance and a second bit group having relatively low significance, generates a second coded bit by mutually exchanging the first bit group and the second bit group, and generates a third coded bit by inverting the exchanged encoded bits.
受信器から再伝送要請がある時に、送信器は、初期伝送された符号化ビットを反転することによって第１符号化ビットを生成し、前記初期伝送された符号化ビットを相対的に高い重要度を有する第１ビットグループ及び相対的に低い重要度を有する第２ビットグループに分離し、前記第１ビットグループ及び前記第２ビットグループを相互交換することによって第２符号化ビットを生成し、前記交換された符号化ビットを反転することによって第３符号化ビットを生成する。 - 特許庁 - A local address signal converted by a PCI bridge 11 is inputted to an address decoder 12 and some bits of the signal are used as control data by an output register 13.
ＰＣＩブリッジ１１により変換されたローカルアドレス信号をアドレスデコーダ１２に入力すると共に出力レジスタ１３にもその一部のビットを制御データとして利用する。 - 特許庁 - The management information of the recording medium is constituted to include flag bits (PATS SS) indicating whether the information (PATS) relating to signal reception time of digital stream signals is valid or invalid.
記録媒体の管理情報が、デジタルストリーム信号の受信時間に関する情報（ＰＡＴＳ）の有効／無効を示すフラグビット（ＰＡＴＳ＿ＳＳ）を含むように構成される。 - 特許庁 - The valid packet discrimination section 17 discriminates it to be valid packet data when the dissident bit number X is within number of bits of an error correction limit and it to be invalid packet data in other cases.
有効パケット判定部１７は不一致ビット数Ｘが誤り訂正限界のビット数内であれば有効パケットデータとし、それ以外を無効パケットデータと判定する。 - 特許庁 - A mobile performs autocorrelation on receiving the first nine bits and confirms whether a USF belongs to a EGPRS group or an RT-EGPRS group.
最初の９ビットの受信により、移動体は、自動相関を実行して、ＵＳＦがＥＧＰＲＳグループに属しているかＲＴ−ＥＧＰＲＳグループに属しているかを確認する。 - 特許庁 - The memory cells (130, 230) can store four different bits according to the two states capable of being taken by the elements (134, 234) and the two states capable of being taken by the elements (136, 236).
書換え可能エレメント(134,234)の2つの取り得る状態及びライトワンスエレメント(136,236)の2つの取り得る状態によって、メモリセル(130,230)は4つの異なるビットを格納することが可能になる。 - 特許庁 - The information recorder 1 for recording the information from a plurality of information sources is provided with a means for recording only one of repeated bits of information from the plurality of information sources.
複数の情報源から情報を記録する情報記録装置１において、複数の情報源のうち、重複する情報は１個のみを記録する手段を備える。 - 特許庁 - To obtain a spread spectrum receiver that reduces the number of processed bits, while ensuring dynamic range in its digital section, so as to decrease circuit scale and power consumption.
ディジタル部におけるダイナミックレンジを確保しつつ処理ビット数を削減することで、回路規模および消費電力を削減可能なスペクトル拡散受信装置を得ること。 - 特許庁 - The data transfer control circuit has a transfer destination address register (DAR), with which a plurality of low-order bits can be varied on the basis of the identification information from the peripheral circuit.
データ転送制御回路は周辺回路からの識別情報に基づいて下位複数ビットが可変可能にされた転送先アドレスレジスタ（ＤＡＲ）を有する。 - 特許庁 - To detect a burst error with a high probability when the burst error occurs and logical values of all the bits included in read data become "1" or "0", accordingly.
バーストエラーが発生したために、読み出されたデータに含まれる全てのビットの論理値が、“１”又は“０”になったときに、そのバーストエラーの発生を高い確率で検出すること。 - 特許庁 - To provide a DA conversion circuit which can be applied to DA conversion processing of comparatively large number of bits, and can be implemented with a relatively small layout area.
比較的大きいビット数のＤＡ変換処理に適用可能であり、かつ、比較的小さいレイアウト面積で実現可能なＤＡ変換回路を提供すること。 - 特許庁 - Encoded signals A_2, B_2 which have extended the number of bits of the encoded signal from the R/D converter can be obtained, by selecting a frequency division ratio in the dividing circuit 106.
第２分周回路１０６での分周比を選択することで、Ｒ／Ｄコンバータからのエンコード信号のビット数を拡張したエンコード信号Ａ_２，Ｂ_２を得ることができる。 - 特許庁 - In addition, a carrier-over signal (CR) outputted when two bits or more in input are simultaneously turned on is connected to the port of the CPU 50 from the encoder circuit 51.
またエンコーダ回路５１からは入力が同時に２ビット以上ＯＮしたときに出力するキャリーオーバ信号（ＣＲ）がＣＰＵ５０のポートに接続されている。 - 特許庁 - To provide a digital DC component control circuit which controls a DC component without increasing the number of bits of a system signal to be controlled and which does not output an unnecessary frequency component.
被制御系信号のビット数を増加させずに直流成分制御し、不要な周波数成分も出力されないデジタル直流成分制御回路を提供する。 - 特許庁 - The number of modulation bits of respective channel components x is denoted by L, a constant is denoted by g, and Ki and Ci are numbers depending on the value of the reception data x, the coordinates of the constellation point and L.
Ｌは各チャネル成分ｘの変調ビット数であり、ｇは定数、Ｋi、Ｃiは、受信データｘの値、そのコンスタレーション点の座標、Ｌに依存する数である。 - 特許庁 - A test signal of a plurality of bits in which only a test control signal T1 becomes a high level and test control signals T2 to Tn become a low level is inputted to a decoder DEC.
また、デコーダＤＥＣにテスト制御信号Ｔ１のみがハイレベルとなり、テスト制御信号Ｔ２乃至Ｔｎがロウレベルとなる複数ビットのテスト信号を入力する。 - 特許庁 - The apparatus provides for the reduction of packet transport overheads by embedding a context switching header within pre-existing data transport protocol headers using spare bits as much as possible.
この装置は、出来るだけ多くのスペア・ビットを使用して、既存のデータ転送プロトコル・ヘッダ内に文脈切替えヘッダを埋め込むことにより、パケット転送オーバヘッドを減少させる。 - 特許庁 - The properties are the number of ones in a serial data stream, the bit error rate in a packet produced during transmission, or the error tendency of bits produced during transmission.
該特性は、シリアル・データ・ストリームにおける１の数、送信中に生成されたパケットのビット誤り率、又は、送信中に生成されたビット誤り率傾向、である。 - 特許庁 - To provide an arithmetic unit by which an exclusive OR operation with a plurality of bits is performed at the optional position of a register by reducing a memory amount at high speed.
レジスタの任意の位置の複数ビットの排他的論理和演算を、高速かつメモリ量を削減して演算できる演算装置を提供することを目的とする。 - 特許庁 - Furthermore, when sampling values of all the bits within the predetermined data length range are received as an intermediate value, that intermediate value is used to update a threshold value for discriminating the intermediate value.
また、所定のデータ長の範囲内のすべてのビットのサンプリング値が中間値として受信されたときは、その中間値を使って中間値を判定する閾値を更新する。 - 特許庁 - In the EFM modulator 12, merge bits satisfying Tmin=3 and Tmax=11 which are run length limit conditions are selected and the one converging DSV is selected from them.
ＥＦＭ変調器１２では、ランレングスリミット条件である、Ｔmin＝３、Ｔmax＝１１を満たすマージビットを選択し、その中で、ＤＳＶを収束させるものを選択している。 - 特許庁 - To provide a decoder that combines a channel decoder and an entropy decoder and uses a likelihood value in place of conventional bits so as to remarkably improve the bit error rate.
チャネル復号器とエントロピー復号器を組み合わせ、従来のビットの代わりに尤度値を使用してビット誤り率を大幅に改善する復号器を提供する。 - 特許庁 - To provide an ALU circuit for reducing the gate scale of a circuit, for the arithmetic operation of an input having a predetermined number of bits, and a servo control device equipped with the ALU circuit.
所定のビット数を有する入力の演算に対して回路のゲート規模を低減できるＡＬＵ回路およびそれを搭載したサーボ制御装置を提供する。 - 特許庁 - Serial data 81 having a frame configuration are converted into parallel data in a shift register 2 and further converted into the parallel data of the data bus width (8 bits) of a CPU 6 in a flip-flop 3.
フレーム構成をとるシリアルデータ８１はシフトレジスタ２にてパラレルデータに変換され、さらにフリップ・フロップ３にてＣＰＵ６のデータバス幅（８ビット）のパラレルデータに変換される。 - 特許庁 - To obtain superior distortion compensation accuracy, and at the same time to reduce the number of quantization bits in an A/D converter, in a distortion compensating circuit for compensating distortion in a nonlinear circuit.
非線形回路における歪みを補償するための歪み補償回路において、高い歪み補償精度を得るとともにＡ／Ｄ変換器の量子化ビット数を削減する。 - 特許庁 - For color signals exceeding the detected signal level, false color correction is executed by multiplying a false color correction gain larger than the same magnification, and they are limited to be N bits for output.
検出された信号レベルを超える色信号について、等倍より大きな偽色補正ゲインをかけて偽色補正し、Ｎビットとなるようリミットをかけて出力する。 - 特許庁 - Therefore, in subsequent frames, each subscriber station knows the number of bits being used to represent these parameters, and further the field sizes in the MAP_IEs, until the DCD is updated.
後のフレームで、各加入局は、ＤＣＤが更新されるまで、これらのパラメータを表すために使用されるビット数、ひいてはＭＡＰ＿ＩＥでのフィールドサイズを知る。 - 特許庁 - The packet transmitter 41 controls the bits of a specific field of an IP header so that the packet receiver 21 can determine whether a received packet is a video packet or not.
受信パケットが映像パケットか否かをパケット受信装置２１が判断できるように、パケット送信装置４１はＩＰヘッダの特定フィールドのビットを制御する。 - 特許庁 - A counter 16 in a rotary encoder 21 outputs the count data CT of 8 bits, counting up at a period equal to a transmitting period of a positional data or a period higher than that.
ロータリーエンコーダ２１内のカウンタ１６は、位置データの送信周期と同等かそれよれよりも速い周期でアップカウントする８ビットのカウントデータＣＴを出力する。 - 特許庁 - To obtain a receiver capable of reducing the number of soft judgment processing bits of an error correcting/decoding device without newly adding any storage element for adding a delay time.
遅延時間を付加するための記憶素子を新たに追加することなく、誤り訂正復号装置の軟判定処理ビット数を削減可能な受信機を得ること。 - 特許庁 - Then, amplitude adjustment can be performed without carrying out multiplication (16×11) with a multiple bit signal of 16(N) bits and an amplitude adjustment value of 11(M) digits in a conventional way.
このため、従来のように１６（Ｎ）ビットの多ビット信号と１１（Ｍ）桁の振幅調整値との乗算（１６×１１）をすることなく振幅調整が行える。 - 特許庁 - The judgement part S42 of a probe request analysis flow part S4 recognizes the frame control field from the management frame and judges whether or not the fourth to seventh bits of the frame control fields are 0100.
プローブ要求解析フロー部S4の判定部S42は、マネージメント・フレームからそのフレーム制御フィールドを認識し、フレーム制御フィールドの4〜7ビット目が0100であるか否かを判定する。 - 特許庁 - To provide a decoding apparatus capable of efficiently decoding at all times by generating a proper update schedule independently of the structure of the parity check matrix and a receiving probability of coded bits.
適切な更新スケジュールを作成し、パリティ検査行列の構造や符号ビットの受信確率によらず、常に効率良く復号できる復号装置を提供する。 - 特許庁 - An encoder encodes the k-pieces of input bits into a sequence of at least 2_n-pieces of symbols (where 2_n>m), using extended Reed-Muller codes from a Kasami sequence.
符号器は、ｋ個の入力ビットをカザミシーケンスからの拡張されたリードミュラー符号を使用して少なくとも２_ｎ（但し、２^ｎ＞ｍ）個のシンボルのシーケンスに符号化する。 - 特許庁 - To provide a high-precision amplitude/phase modulator which performs, with high precision, amplitude/phase modulation upon a reference signal while using a D-A converter of which the number of bits is relatively small.
ビット数が比較的少ないＤＡ変換器を用いて基準信号の振幅位相変調を高精度に行う高精度振幅位相変調器を提供する。 - 特許庁 - The head data transfer block 604 provides the driving data read out from the SRAM 601 and transfers the lower five bits of a read address as block data-selecting data.
ヘッドデータ転送ブロック６０４は、ＳＲＡＭ６０１から読出した駆動データを提供するとともに、当該読出アドレスの下位５ビットをブロック選択データとして転送する。 - 特許庁 - A control buffer 41 receives the respective bits of data input from an external part at timing being the same as that of an output buffer 110, whose output is connected to the first node B.
制御用バッファ４１は、出力バッファ１１０と同じタイミングで外部から入力されたデータの各ビットを受け、出力が第１のノードＢに接続される。 - 特許庁 - To solve a problem wherein the number of encoding bits cannot be assigned appropriately to each frame at the time of reencoding in case an image is encoded in VBR, and appropriate encoding cannot be realized.
画像符号化がＶＢＲの場合には、再符号化時の各フレームに対する符号化ビット数を適切に割り与える事ができず、適切な符号化処理を実現できない。 - 特許庁 - An error rate calculating section 10 counts the output bits from the exclusive OR circuit 9 and the clocks extracted at the timing extracting section 8 and then calculates an error rate.
誤り率算出部１０は、排他的論理和回路９の出力ビットと、タイミング抽出部８で抽出されたクロックとをカウントし、誤り率を算出する。 - 特許庁 - The buffer circuit receives a digital signal with a plurality of bits, and outputs a plurality of first complementary digital signal sets delayed according to an order of from MSB to LSB.
バッファ回路は、複数のビットを有するデジタル信号を受信し、高ビットから低ビットの順序に従って、それぞれ、複数の第一相補デジタル信号組を遅延出力する。 - 特許庁 - According to the forward power control method, a power control command is generated based on a received frame including a plurality of slots each of which includes power control bits.
前記順方向電力制御方法によって、電力制御命令は電力制御ビットを含む複数のスロットを含む受信フレームに基づいて生成される。 - 特許庁 - The compression technique can vary based on the number of bits allocated to the quick paging message as well as the number of access terminals notified in one quick paging message.
圧縮技術は、１つの高速ページング・メッセージで通知されるアクセス端末の個数と同様該高速ページング・メッセージに割り当てられるビット数に基づいて変わることが出来る。 - 特許庁 - In addition to a pair of coding bit prepared using a turbo-coding system, a pair of punctured coding bits are prepared to be memorized in a memory of a transmitter.
ターボ符号化方式を使用して作成される１組の符号ビットに加えて、パンクチャリングされた１組の符号ビットが作成されて送信器のメモリに記憶される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
