「bits」を含む例文一覧(6183)
＜前へ 1 2 .... 71 72 73 74 75 76 77 78 79 .... 123 124 次へ＞- In this constitution, a certain specific negative voltage is only applied to all the bits together, to perform selective bit-by-bit writing and erasure in one step.
このような構成とすることによって、全ビットに一括で、ある特定の負電圧を印加するだけで、１ステップで選択的にビット毎の書き込みおよび消去が行える。 - 特許庁 - Thus, the number of bits of a multiplier or the like for multiplying the matrix coefficients with the input image data can be decreased by one bit equivalent to the omission of the integer part.
これにより、マトリクス係数と入力画像データとを乗算する乗算器などのビット数を、整数部を省略した分１ビット減少させることができる。 - 特許庁 - A high quality digital signal A/D converted into 24 bits is D/A converted by a D/A converter 45 and its analog signal is outputted through an output terminal 55.
２４ビットでＡ／Ｄ変換された高品質のデジタル信号はＤ／Ａコンバータ４５によりＤ／Ａ変換されてアナログ信号を出力端子５５を介して出力される。 - 特許庁 - Based on the system, the CPU receiving command from the printer controller 25 sends 8 bits of data toward a LCD controller A by a clock synchronous communication system.
プリンタコントローラ２５からコマンドを受け取ったＣＰＵは、この体系に基づいて、ＬＣＤコントローラＡに対して８ビットのデータをクロック同期の通信方式にて送信する。 - 特許庁 - To provide a timing controller driven by a signal control method capable of reducing the number of bits of a counter of the timing controller for image display on a display panel.
ディスプレイパネルの画像表示のためのタイミングコントローラのカウンタのビット数を減少させることのできる信号制御方法等を提供することを目的とする。 - 特許庁 - A DA converter 24 converts a digital signal of a plurality of bits output from a CPU 21 into an analog value and then supplies it to a control terminal of a gain control amplifier 17.
ＤＡコンバータ２４は、ＣＰＵ２１から出力される複数ビットのデジタル信号をアナログ値に変換して、ゲインコントロールアンプ１７の制御端子に供給する。 - 特許庁 - To provide a testing device for a D/A converter shortening a required time for a test even when the bits of the D/A converter are increased, and also to provide a testing method for the testing device.
Ｄ／Ａコンバータが高ビット化しても、試験の所要時間を短縮することができるＤ／Ａコンバータの試験装置およびその試験方法を提供する。 - 特許庁 - Both the least significant bits of count values of an H counter 1 and a V counter 2 are synthesized to generate a timing signal CLBASET for defining a 2×2 repeating range.
Ｈカウンタ１及びＶカウンタ２のカウント値の両最下位ビットを合わせて、２×２の繰り返し範囲を規定するタイミング信号ＣＬＢＡＳＥＴを生成する。 - 特許庁 - To encode a numerical data string composed of fixed-length bits by using a variable-length bit string, and to decode the numerical data string by parallel processing using a plurality of decoding processing units.
固定長ビットからなる数値データ列を、可変長のビット列を用いて符号化し、複数台の復号処理ユニットを用いた並列処理によって復号化する。 - 特許庁 - In the main arithmetic circuit (20), a memory cell mat (30) is divided into entries each storing a plurality of bits of data, and arithmetic and logic units (ALUs) are arranged corresponding to the respective entries.
主演算回路（２０）においてはメモリセルマット（３０）が、それぞれが複数ビットのデータを格納するエントリに分割され、各エントリに対応して演算器（ＡＬＵ）が配置される。 - 特許庁 - A network ID estimation unit 80 obtains the network ID having the smallest sum value to estimate the network ID from among the number of different bits for each known network ID.
ネットワークＩＤ推定部８０は、既知のネットワークＩＤ毎の異なるビット数の総和のうち、総和が最も小さいネットワークＩＤを求めてネットワークＩＤを推定する。 - 特許庁 - To provide a radio communication system that achieves the transmission space diversity without reducing the number of spread codes and without causing the generation of redundant bits because of encoding.
拡散符号が少なくなることなく、符号化による冗長ビットの発生を招くことなく、送信空間ダイバーシチを実現可能な無線通信システムを提供する。 - 特許庁 - An A/D converter 29, which directly performs analog-to-digital conversion of the output signal of the sensor 22 and has a resolution of at least 20 bits, is provided on the bearing for the wheel.
このセンサ２２の出力信号を直接にＡＤ変換する少なくとも２０ビット以上の分解能を持つＡＤ変換器２９を車輪用軸受上に設ける。 - 特許庁 - A driving signal to be applied for maintaining the bits allocated in at least one sub-field is controlled so that the frequency is low at the beginning and high later.
少くとも一のサブフィールドで割り当てられたビットを維持する為に印加する駆動信号は、はじめに周波数を低く制御し後で周波数を高く制御する。 - 特許庁 - A prize ball count signal, a full signal, a ball shortage signal, a put-out error signal and a door opening/closing signal from a put-out control board are input to bits 0-4 of an input port 1.
入力ポート１のビット０〜４には、払出制御基板からの賞球カウント信号、満タン信号、球切れ信号、払出エラー信号、ドア開閉信号が入力される。 - 特許庁 - To provide a record carrier including a servo track indicating an information track intended for recording information blocks represented by marks having lengths expressed in channel bits.
チャネルビットで表された長さを有するマークにより表される情報ブロックを記録するための情報トラックを示すサーボトラックを有する記録担体が開示される。 - 特許庁 - The encoder 802-3 divides the propagation delay information consisting of a plurality of bits into predetermined units to enable 16-bit encoders in the encoder 802-3 to perform individual processing.
エンコーダ８０２−３は複数のビットからなる伝播遅延情報を所定の単位に分けて、エンコーダ８０２−３内の１６ビットエンコーダに個々の処理を行わせる。 - 特許庁 - A bit data outputting part 70 outputs bit data obtained at timing of a clock having a prescribed phase relation to the transition edge of the serial data of the number of significant bits.
ビットデータ出力部７０は、有効ビット数の、シリアルデータの遷移エッジと所定の位相関係を有するクロックのタイミングで取り込まれたビットデータを出力する。 - 特許庁 - The light receiving device 1 detects bits 27a to 27h included in one frame 29 of the signal light B2 in corresponding photodiodes 17a to 17h almost simultaneously.
光受信デバイス１は、信号光Ｂ２の１フレーム２９に含まれるビット２７ａ〜２７ｈを、対応するフォトダイオード１７ａ〜１７ｈにおいてほぼ同時に検出する。 - 特許庁 - To provide a method and apparatus of A/D conversion for easily obtaining a resolution beyond a resolution defined by the number of bits of the A/D converter.
Ａ／Ｄ変換器のビット数で定まる分解能を越える分解能を簡単に得ることができるＡ／Ｄ変換方法及びＡ／Ｄ変換装置を提供する。 - 特許庁 - The transmission data division section 30 divides transmission data into transmission data divisions consisting of prescribed bits or below and outputs the transmission data divisions to the arithmetic section 34.
伝送データ分割部３０は、伝送データを、所定のビット以下の分割伝送データに切り分け、切り分けられた分割伝送データを演算部３４に出力する。 - 特許庁 - The excavating device 1 comprises a means for applying or supplying a soil reinforcing material and/or a soil binding material to the drilled hole 93 formed by the drilling with the bits 41, 42.
掘削装置１は、ビット４１，４２による掘削で生じた掘削孔９３に土質補強材または／及び固結材を施すまたは供給する手段を備えている - 特許庁 - Furthermore, data are divided into the unspecific number of management units by unit data units such as bits or bytes, and the distributed management of those management units is executed so that data confidentiality can be improved.
更に、ビットやバイトのような単位データ単位で、データを不特定個数の管理単位に分割し、各々の管理単位を分散管理することで、データ秘匿性を高める。 - 特許庁 - Then, the intermediate analog signal DT22 is smoothed by an analog filter 17 to be outputted as an analog control signal DT12 of original accuracy of (m) bits.
そして、中間アナログ信号ＤＴ２２は、アナログフィルタ１７によって平滑化されることにより、元のｍビットの精度のアナログ制御信号ＤＴ１２として出力される。 - 特許庁 - To reduce the number of bits of CQI information to be notified from a user terminal to a base station as much as possible, and at the same time to sufficiently achieve effect of frequency scheduling.
ユーザ端末から基地局に通知するＣＱＩ情報のビット数をできるだけ低減するとともに、周波数スケジューリングの効果を十分に実現する。 - 特許庁 - Consequently, the pieces of information are integrated from many wobbling pits over unit sections of the plurality of synchronizing signals and the values of the respective bits can be decided.
これにより、複数の同期信号の単位区間にまたがって多くのウォブリングピットからの情報を積分してそれぞれのビットの値を判定することが可能になる。 - 特許庁 - To provide a video image more detailed than a first distributed video image, without constantly increasing the amount of bits to be obtained, when retransmitting the distributed video image.
配信された映像を再送するとき、得るビット量を定常的に増加させることなく、最初に配信された映像よりも詳細な映像を提供できるようにする。 - 特許庁 - To obtain a semiconductor integrated circuit device which can minimize the number of defective bits appearing at data input/output terminals owing to neutrons or the like.
中性子などに起因してデータ入出力用端子に現れる不良ビット数を最小限に抑えることのできる半導体集積回路装置を提供すること。 - 特許庁 - To provide a magnetic recording medium having excellent thermal stability of written bits, low medium noise characteristics and satisfactory writing performance and to provide a magnetic storage device.
書き込まれたビットの優れた熱安定性及び低媒体ノイズ特性を有すると共に書込み性能が良好な磁気記録媒体及び磁気記憶装置を提供する。 - 特許庁 - No error correction function for correcting the pattern of bit error is required in the check data to reduce the number of bits of the check data C.
この結果、上記パターンのビットエラーを訂正するためのエラー訂正機能をチェックデータに組み込まなくとも良くなるので、チェックデータＣのビット数を少なくすることができる。 - 特許庁 - The outline font data corresponding to character codes is read for every one character (S1), and the low-order bits of the gradation value relating to the outline font data are operated to compute the end information of a contour (S2).
１文字毎に文字コードに対応するアウトラインフォントデータを読み出し（S1）、アウトラインフォントデータに係る階調値の下位ビットを操作し、輪郭の端部情報を算出する（S2）。 - 特許庁 - Similarly, converters 130-1 to 130-n are respectively synchronized with the cycle, in which the value of M bits contained in the receiving frame becomes '1', as well and a transmitting frame is sent out.
同様に、変換装置１３０−１〜１３０−ｎも、それぞれ、受信フレーム中に含まれるＭビットの値が‘１’となる周期に同期させて、送信フレームを送出する。 - 特許庁 - In the low gradation display mode, only the memory A is accessed to read or write necessary bits, and the memory B is not accessed and is set to a stopped state.
また、低諧調表示モード時には、メモリＡのみがアクセスされて必要なビットの読み出しまたは書き込みが行われ、メモリＢはアクセスされずに停止状態とされる。 - 特許庁 - In a ciphering device 100, M is a plain sentence having (t) bits and a random number generator 101 generates a (k) bit random number R and a one bit random number (r).
暗号化装置１００において、ｔビットの平文をＭとし、乱数発生器１０１よりｋビットの乱数Ｒ及びｌビットの乱数ｒを発生させる。 - 特許庁 - In the transfer control circuit for transferring data processed by the peripheral circuit, a plurality of low-order bits of a transfer destination can be controlled from the side of the relevant peripheral circuit.
周辺回路で処理されたデータを転送する転送制御回路において転送先の下位複数ビットは当該周辺回路側から制御可能になる。 - 特許庁 - A decoder 32 selects one output among outputs from the ring oscillator 31 in compliance with data DL of the low-order 4 bits of a digital value showing a delay quantity given from the outside to be set.
デコーダ３２は、外部から与えられる設定すべき遅延量を示すディジタル値の下位４ビットのデータをＤLに応じてリングオシレータ３１の出力の１つを選択する。 - 特許庁 - The laser optical signal is split into a plurality of mutually coherent optical beams, which are phase shift modulated by bits of a digital data sequence to be converted to an analog signal.
レーザ光信号はアナログ信号に変換すべきデジタル・データ・シーケンスのビットによって位相シフト変調される複数の相互にコヒーレントな光ビームに分割される。 - 特許庁 - When performing inversion processing, the transmitting apparatus inverts bits in the data portion of the transmitting data and transmits the data after setting a level in the case of transmitting a start bit to a third level.
反転処理を行う場合、前記送信装置は、送信データのデータ部の各ビットを反転させ、スタートビットを送信する場合のレベルを第３のレベルに設定し、送信する。 - 特許庁 - The usage of the ring shift register reliably reduces the maximum value of the number of toggle bits compared with a binary counter without generating a carry from the lowest bit to the highest bit.
リングシフトレジスタを用いることで、最下位ビットから最上位ビットにキャリー（桁上げ）が生じることがなく、バイナリカウンタよりもトグルビット数の最大値を確実に少なくできる。 - 特許庁 - The comparator CMP1 decides whether an input voltage VIN is lower than the reference voltage V22, and outputs a signal D1 of high-order bits based on the decision result.
コンパレータＣＭＰ１は、入力電圧ＶＩＮが基準電圧Ｖ２２よりも低いか高いかを判定し、その判定結果に基づき上位ビットの信号Ｄ１を出力する。 - 特許庁 - The sequencer 304 reads the corrected bit split sequence out of the 2-port random access memory 802 to determine when respective bits of image data are loaded to a modulator array.
シーケンサ３０４は、修正されたビット・スプリット・シーケンスを２ポート・ランダム・アクセス・メモリ８０２から読み出し、画像データの各ビットを変調器アレイにいつロードするかを決める。 - 特許庁 - To properly set the quantized number of bits in each stage with small computational complexity at the time of encoding an input voice signal by performing multiple stage normalization/quantization.
多段の正規化・量子化を行って入力音声信号を符号化する際に、各段における量子化ビット数を少ない演算量で適切に設定する。 - 特許庁 - A signal generating section 9 inserts the TPC bits generated by an outgoing TPC bit decision section 5 to the transmission data coded by a transmission data coding section 8.
送信データ符号化部８で符号化された送信データには信号発生部９で下りＴＰＣビット決定部５によって生成されたＴＰＣビットが挿入される。 - 特許庁 - To reduce memory capacity equivalent to a virtual circular buffer, by eliminating NULL detection in rate matching processing and by reducing the bits necessary for NULL detection.
レートマッチング処理におけるＮＵＬＬ検出をなくし、かつＮＵＬＬ検出時に必要なビットを削減して、仮想サーキュラバッファに相当するメモリ容量を低減する。 - 特許庁 - The host interfaces (11, 21) of the modules (10, 20) in a composite I/O card (1A) transfer data to the host (H) serially or in parallel by four bits, respectively.
複合Ｉ／Ｏカード（１Ａ）内のモジュール（１０、２０）のホストインタフェース（１１、２１）はそれぞれ、ホスト（Ｈ）との間でデータをシリアルに又は４ビットずつパラレルに転送する。 - 特許庁 - An audio input signal is sampled by an A/D converter 14 at a sampling frequency of 88.2 kHz, twice as fast as 44.1 kHz for CD, and quantized at 16 bits.
入力オーディオ信号は、Ａ／Ｄ変換器１４でＣＤ用の標本化周波数４４．１KHzの２倍の８８．２ＫＨｚで標本化され、また１６ビット量子化される。 - 特許庁 - Error position information is stored in a table in accordance with a syndrome generated when an error occurs in 2 bits corresponding to 2 pieces of logical information stored in one physical cell.
テーブルには、１物理セルに格納される２つの論理情報に対応する２ビットに誤りが発生する場合のシンドロームに対応して、誤り位置情報が格納される。 - 特許庁 - Thereby, a signal outputted from the C-DAC circuit 4 is stabilized and stable image display corresponding to image data of n bits can be performed.
この構成によって、Ｃ−ＤＡＣ回路４からの出力信号が安定するので、ｎｂｉｔの画像データに対応した安定的な画像表示を行うことができる。 - 特許庁 - To provide a CD text interface circuit capable of storing CD text data in a microcomputer being a host without occupying the register area of as many as 144 bits.
本発明は、１４４ビットものレジスタ領域を占有しないで、ホストであるマイコンにＣＤテキストデータを格納することができるＣＤテキストインターフェース回路を提供する。 - 特許庁 - To effectively enable low-vibration and noiseless drilling operations by effectively preventing a plurality of bits of a drilling equipment from simultaneously hitting an underground section or a rock.
削孔装置の複数のビットが同時に地中または岩石を打撃するのを効果的に防止して、低振動、低騒音での削孔作業を、より効果的に可能にする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
