「bits」を含む例文一覧(6183)
＜前へ 1 2 .... 94 95 96 97 98 99 100 101 102 .... 123 124 次へ＞- A comparison section 305 judges bits of the base-band signal of the current time based upon maximums and minimums of a sampled value of the current bit time and a sampled value of past bit time before the current bit time.
比較部３０５は、現在ビット時間のサンプリング値と現在ビット時間より前の過去ビット時間のサンプリング値の最大値および最小値に基づいて、現在ビット時間のベースバンド信号のビットを判定する。 - 特許庁 - To increase the number of gradations capable of being displayed in a LCD display, without having to apply the optical treatment of filters or the like on the surface of the LCD or to increase the number of bits of an X driver in an existing LCD.
ＬＣＤ表面にフィルタ等の光学的処理を施すことなく、また、現行のＬＣＤにおけるＸドライバのビット数を増やすことなく、ＬＣＤディスプレイにおいて表現できる階調数を増大させる。 - 特許庁 - An added result of the adder 109 of the converters 105 and 106 is as a result of ΔΣ modulating the signal to be calculated to the multiple bits, further adding the gain control to the result and converting the signal into a PWM signal.
ＰＷＭ変換器１０５，１０６の加算器１０９による加算結果は、被演算信号を多ビットにΔΣ変調し、その結果にさらに利得調整を加え、ＰＷＭ信号に変換した結果である。 - 特許庁 - Data in the holding circuits 58-1 to 58-q+1 is supplied to a polarity inversion circuit 60, and the polarity inversion circuit 60 controls whether to invert the correction data on the basis of the state of polarity inverted bits.
保持回路５８−１〜５８−ｑ＋１のデータは極性反転回路６０に供給され、極性反転回路６０は極性反転ビットの状態に基づいて補正データを反転するか否かを制御する。 - 特許庁 - To output a digital signal, which has had quantization error reduced, even in the case of change of the number of bits of a digital signal generated by A/D conversion and to reduce the circuit scale and the power consumption.
Ａ／Ｄ変換によって生成されたディジタル信号のビット数を変更する場合であっても量子化誤差を低減したディジタル信号を出力することができ、かつ回路規模および消費電力を低減すること。 - 特許庁 - To provide an apparatus that can correct burst errors over 20 million consecutive bits with a cost increase and an additional latency in a realizable degree and to provide its realization method.
連続した２千万ビット程度の大きさを有するバーストエラーを実現可能な程度の費用増及び追加レイテンシーで修正されるような装置及びその実現方法を実現することが本発明の課題である。 - 特許庁 - In this way, the dynamic range compression can be executed using an arbitrary parameter corresponding to a photographic scene and noise is removed for the smaller number of bits after compression, and thus, a circuit scale can be remarkably reduced.
したがって、ダイナミックレンジ圧縮を撮影シーンに応じた任意のパラメータで行うことができるとともに、圧縮後の少ないビット数に対してノイズ除去を行うので、回路規模を飛躍的に小さくできる。 - 特許庁 - The wireless key 3 encrypts the key authentication information 17, and transmits a portion (low-order 32 bits) of the encrypted key authentication information as key extraction data to the vehicle 1 during transmitting a key signal Skd to the vehicle 1 in accordance with a button operation.
ワイヤレスキー３は、ボタン操作に伴いキー信号Ｓkdを車両１に発信する際、キー認証情報１７を暗号化して、この一部（下位３２ビット）をキー抽出データとして車両１に発信する。 - 特許庁 - The wireless transmission apparatus includes a decoding completion bit addition section, which attaches a known bit sequence as decoding completion bits for decode processing to the tail end of a symbol that is an interleaving processing unit (S14, S16).
無線送信装置は復号完結ビット付加部を備え、インタリーブの処理単位となるシンボルの末尾に復号化処理を可能にするための復号完結ビットとして既知のビット列を付加する（Ｓ１４、Ｓ１６）。 - 特許庁 - In an S/P converting part 101b, transmitting data B are converted from serial data to parallel data, and the parallel data are outputted to the 16QAM mapping part 102 as data to be mapped to low-quality bits (S2, S3).
Ｓ／Ｐ変換部１０１ｂでは、送信データＢをシリアルデータからパラレルデータに変換して、このパラレルデータを品質の低いビット（Ｓ２，Ｓ３）にマッピングされるデータとして１６ＱＡＭマッピング部１０２に出力する。 - 特許庁 - To provide data transmission equipment, a data transmitter, a data receiver, and a data transmission system capable of performing error correction by an error correction code even when an error of two bits or more is caused in one frame.
１つのフレームで２ビット以上の誤りが発生しても、誤り訂正符号による誤り訂正を行うことができるデータ伝送装置、データ送信装置、データ受信装置及びデータ伝送システムを提供することにある。 - 特許庁 - In the case of extraction, extraction rules in reverse relation to the imbed rules are defined, and the imbedded bits are extracted on the basis of the prediction type of the specified macro blocks as the object of extraction processing by referencing the extraction rules.
抽出は，埋め込み規則とは逆の関係の抽出規則を定義しておき，これを参照して，抽出処理の対象として特定されたマクロブロックの予測タイプから埋め込まれたビットを抽出する。 - 特許庁 - In an S/P converting part 101a, transmitting data A are converted from serial data to parallel data, and the parallel data are outputted to a 16QAM mapping part 102 as data to be mapped to high-quality bits (S0, S1).
Ｓ／Ｐ変換部１０１ａでは、送信データＡをシリアルデータからパラレルデータに変換して、このパラレルデータを品質の高いビット（Ｓ０，Ｓ１）にマッピングされるデータとして１６ＱＡＭマッピング部１０２に出力する。 - 特許庁 - At this time, a "0" embedding function and a "1" embedding function are made asymmetrical with each other and then bits are not inverted so as not to be recognized on an extraction side to improve the extraction precision of embedded information.
この際、“０”埋込用関数と“１”埋込用関数を互いに非対称とすることにより、抽出側でビットを反転して認識することがないようにし、埋め込み情報の抽出精度を高める。 - 特許庁 - A plurality of electric field radiation type recording heads 20, introduction sources 21 of near field light, and detectors 22 which are manufactured by fine processing technology of a semiconductor are arranged, and information of a plurality of bits is recorded and reproduced.
これを半導体の微細加工技術により作製した複数の電界放射型の記録ヘッド２０，近接場光の導入源２１，検出器２２を配置して、複数ビットの情報を記録し再生する。 - 特許庁 - In the semiconductor device 1 of a data output side, internal data of (m) bits is divided into (n) pieces, a data selecting circuit 2 selects data m/n pieces by m/n pieces, and outputs them to an external data bus 10.
データ出力側の半導体装置１では、ｍビットの内部データをｎ分割し、データ選択回路２がｍ／ｎ個ずつデータを選択してデータ出力部３よりＬ（＝ｍ／ｎ）ビット幅の外部データバス１０に出力する。 - 特許庁 - A selection circuit SEL is provided with selection transistors ST1 to ST6, and selects and outputs one of a first reference potential V1 and a second reference potential V2 in accordance with values of respective bits of digital signals D_0 to D_2.
選択回路ＳＥＬは、選択トランジスタＳＴ１〜ＳＴ６を備え、デジタル信号Ｄ_０〜Ｄ_２の各ビットの値に応じて、第１の基準電位Ｖ１か、第２の基準電位Ｖ２のいずれかを選択して出力する。 - 特許庁 - Dynamic sub-region spacing refers at least to the number of data tracks in a data region of a magnetic disc 100 between dynamic isolators and the number of bits in a data region in flash memory between dynamic isolators.
動的なサブ領域間隔は少なくとも動的な隔離体間の磁気ディスク１００のデータ領域におけるデータトラックの数と動的な隔離体間のフラッシュメモリにおけるデータ領域内のビットの数とを指す。 - 特許庁 - When a conversion table is stored in the lookup table, the number of bits is decreased by making the level comparison in advance and the conversion table is stored in the lookup table, so that the memory capacity of the lookup table can be reduced.
ルックアップテーブルに変換テーブルを格納する際に、事前にレベル比較を行ってビット数を縮小してからルックアップテーブルに格納することで、ルックアップテーブルのメモリ容量を縮小することができる。 - 特許庁 - To improve compressibility in the case of the predictive encoding of a multichannel voice signal in consideration of the fact that high-order bits of respective channels of the multichannel voice signal strongly correlate with one another and low-order bit data do not correlate.
複数チャネルの音声信号の各チャネルの上位ビットデータ間には相関が強く、下位ビットデータ間には相関がないことに鑑みて、複数チャネルの音声信号を予測符号化する場合に圧縮率を改善する。 - 特許庁 - To obtain a high speed and highly reliable program at a low cost by suppressing increase of the number of program pulses or expansion of a threshold distribution at the programming according to variation in a program characteristic caused by a programming state of opposite bits.
対向ビットのプログラム状態によりプログラム特性が変動し、プログラムパルス数の増加やプログラム時のしきい値分布が広がることを抑制し、低コストで高速かつ高信頼性のプログラムを実現する。 - 特許庁 - The solution of a scanner 5 is increased, as much as possible, and the number of bits to one pixel is set so as to be large, and a photographic original 3 is scanned under the same conditions at all times, and master data 7 are prepared, and recorded in a master archive 9.
スキャナ５の解像度をできるだけ高く、１ピクセルに対するビット数を大きく設定し、常に同一条件で、写真原稿３をスキャンし、マスターデータ７を作成し、マスターアーカイブ９に記録する。 - 特許庁 - Then, the plurality of generated partial private keys are coupled to generate the private key having the key length (L=nN bits) of the private key desired to generate, and the generated private key is processed by a unidirectional function to generate a public key.
そして、生成された複数の部分秘密鍵を結合して、生成したい秘密鍵の鍵長（Ｌ＝ｎＮビット）の秘密鍵を生成し、生成した秘密鍵を一方向性関数で処理して公開鍵を生成する。 - 特許庁 - Each of the reaming bits 14a, 14b is formed of a bit body 32a or 32b slidably arranged at the tip of a hammer case 12, and a bit wing 34a or 34b rockably supported by the bit body 32a or 32b.
拡径ビット１４ａ、１４ｂは、ハンマーケース１２の先端部に摺動自在に設けれたビットボディ３２ａ、３２ｂと、そのビットボディ３２ａ、３２ｂに揺動自在に支持されたビットウイング３４ａ、３４ｂから構成される。 - 特許庁 - First and second decimation filters 31, 4 integrate the converted 1 bit digital codes, respectively, over a predetermined time and convert them into digital codes of a plurality of bits, i.e., a digital voltage signal and a digital current signal.
第１及び第２のデジメーションフィルタは、変換した１ビットのデジタルコードを一定時間にわたってそれぞれ積分し、複数ビットのデジタルコードであるデジタル電圧信号及びデジタル電流信号に変換する。 - 特許庁 - The multivalued image data 101 is decreased in the number of constituent bits through screen processing, and with the use of the maldistribution of density data attributable to the decrease, a table conversion processing section 106 converts the data into data which can be highly efficiently compressed.
多値画像データ１０１はスクリーン処理で構成ビット数を減少させ、これにより生じる濃度データの偏在を利用してテーブル変換処理部１０６で圧縮効率のよいデータに変換する。 - 特許庁 - A table storage part 155 stores an error rate table, in which the received bit string is made to correspond to an error rate that post data which are the data of one or more bits received later of the received bit string, is in error.
テーブル記憶部１５５は、受信ビット列と、その受信ビット列のうちの後に受信された１ビット以上のデータである後データが誤っている誤り率とを対応付けた誤り率テーブルを記憶している。 - 特許庁 - The multi-drill is provided with a mounting member 20 which has a number of mounting grooves 21 formed therein, such that a housing 23 having the plurality of bits 30 set on a peripheral portion and at the center in a lower surface of a cylindrical hollow main body 11.
円筒形状の中空の本体１１の下部面に、周辺および中央に複数のビット３０を設置したハウジング２３が装着されるように、取付溝２１が多数ある取付部材２０を備える。 - 特許庁 - To provide a mobile communication system, a wireless base station, a wireless channel control station, and a power control method whereby an error rate of transmission power control bits is reduced so as to maintain the reception quality of the wireless base station in an uplink.
送信電力制御ビットの誤り率を低減し、上りリンクにおける無線基地局の受信品質を維持する移動通信システム、無線基地局、無線回線制御局及び電力制御方法を提供する。 - 特許庁 - A cutting bit 1 has a bit portion 3 provided with bits 4 at the end of a cylindrical bit body 2 in a peripheral direction, with its cutting height from a road surface R being greater than the inner diameter of the bit portion 3.
円筒状のビット本体２の先端部に周方向へわたってビット４が設けられたビット部３を有する切削ビット１の路面Ｒへの切削高さ寸法を、ビット部３の内径以上とする。 - 特許庁 - User control data (UCD) included in recording data for the information recording medium are adjusted and additional data are stored by making DC control bits, set corresponding to the data having been adjusted, correspond to the additional data.
情報記録媒体に対する記録データに含まれるユーザコントロールデータ（ＵＣＤ）を調整し、調整後のデータに対応して設定されるＤＣ制御ビットを付加データに対応させることで付加データを格納する。 - 特許庁 - The respective bits are set to "0" when they are always equal even if the comparison results about the corresponding column activate every word line, and are set to"1" when once the comparison results about the corresponding column differ.
この各ビットは、対応するカラムについての比較結果がどのワード線を活性化したときでも常に等しいときには、「０」となり、対応するカラムについての比較結果が一度でも異なるときには、「１」となる。 - 特許庁 - On a decoding side, inverse requantization, restoration of the MDCT coefficient by left-bit shifting by the number of shift bits, and conversion to a real-time region by inverse MDCT are performed to restore a speech signal.
復号側では、逆再量子化、前記シフトビット数ぶんだけ左ビットシフトすることによるＭＤＣＴ係数の復元、及び、逆ＭＤＣＴによる実時間領域への変換、により、音声信号が復元される。 - 特許庁 - Setting of the additional data is conducted on the basis of the corresponding relationship of the bit value of specific user control data (UCD) included in recorded data with respect to an information recording medium and DC control bits to be set in the recording data.
情報記録媒体に対する記録データに含まれる特定のユーザコントロールデータ（ＵＣＤ）のビット値と、記録データに設定されるＤＣ制御ビットの対応関係に基づく付加データの設定を行う構成とした。 - 特許庁 - To provide an adapter for bits that includes a common operating rod equipped at its tip with a twist lock bit installation portion and a pair of grip arms positioned at the tip of the operating rod and can be held by any insulating pliers.
ツイストロック式の工具取付部を先端に具備した共用操作棒及び一対の把持アームを操作棒の先端に備えた絶縁ヤットコの何れにも保持させることができる先端工具用アダプタを提供する。 - 特許庁 - Then two pixel values P6, P8 closest to a threshold value Th are classified into two ways in the case of encoding them into 0 and 1 respectively, and class codes 101000101, 101000111, 101001101, and 101001111 in 9-bits of four kinds (=2^2) are generated.
そして、閾値Ｔｈに最も近い２個の画素値Ｐ６，Ｐ８について、それぞれ０に符号化する場合と１に符号化する場合の２通りに場合分けされ、４（＝２^２）種類の９ビットのクラスコード１０１０００１０１，１０１０００１１１，１０１００１１０１，１０１００１１１１が生成される。 - 特許庁 - To provide an image processing apparatus and method, computer program and recording medium capable of optimizing a relation between the quantity of information that can be added as additional information, and the amount of check bits for error correction.
付加情報として付加可能な情報量と誤り訂正のための検査ビットの量との関係を最適化することができる画像処理装置及び方法並びにコンピュータプログラム及び記録媒体を提供する。 - 特許庁 - Thus, multiple gradation display can be realized by increasing the number of bits of the D-A converters while suppressing an increase in a frame area of a display panel by simplifying the constitution of the peripheral circuits of the pixels.
これにより、画素の周辺回路の構成を簡潔化して表示パネルの額縁面積の増加を抑制しながら、ＤＡ変換器のビット数を増加させることにより、多階調の表示を実現することができる。 - 特許庁 - In the method including a step for reading out servo bits for many sectors plural times and a step for determining a burst measuring value for at least one sector, the burst measuring value is a function of a burst signal for the sector.
多数のセクタに対するサーボビットを数回も読出す段階と，少なくとも一セクタに対するバースト計測値を決定する段階とを含むが，この時，バースト計測値はそのセクタに対するバースト信号の関数である。 - 特許庁 - A verification control part 21 causes the error correction part to detect errors in verification data composed of a set of the partial verification data from each of the prescribed number of latch circuit groups, to judge existence of fail-bits in the verification data.
ベリファイ制御部21は、エラー訂正部に所定数のラッチ回路群の各々からの部分ベリファイデータの集合からなるベリファイデータに対してエラー検出を行なわせてベリファイデータ中のフェイルビットの有無を判定する。 - 特許庁 - In each wireless tag has unique individual data which is obtained by converting original individual data into a Q-bit data with increased bit width so that proportions of "1" and "0" are significantly different from each other by P bits (Q>P).
各無線タグは、当初の個別データのＰビット毎に、変換後において、「１」及び「０」の割合が偏るようにＱ（Ｑ＞Ｐ）ビットに変換されたビット幅拡張後の個別データを固有な個別データとしている。 - 特許庁 - Then, a decoding circuit 204 outputs a pulse width modulation signal by using either of the results of coincidence according to the result of decoding by the frame number 240 and lower order (b) bits of the gradation data.
そして、デコード回路２０４において、フレーム番号２４０と、階調データの下位ｂビットとによるデコードした結果に応じて、いずれか一方の一致検出結果を用いてパルス幅変調信号として出力する。 - 特許庁 - To improve the conversion speed of a successive approximation A/D converter with a variable bit depth by selecting a duration time of a clock signal driving the successive approximation A/D converter, based on a time required for deciding bits.
ビット決定に必要とされる時間に基づいて逐次近似ＡＤＣを駆動するクロック信号の持続時間を選択することなどによって、可変ビット深さ逐次近似ＡＤＣの変換速度を向上させること。 - 特許庁 - The freeze-dried deep-fried prawns are produced by subjecting raw material prawns passed through pretreatment processes including a process for removing at least head parts and shells and a tendon cutting process to each process of boiling, cooling and attaching dust, batter and residue of deeply fried Tempura batter (bits of fried Tempura batter) and freeze-drying the prawns.
（１）凍結乾燥法により製造された、熱湯により確実に食感のよい状態に戻る、９０〜１００℃の熱湯による「湯戻し加水率」が２３０〜３００％のＦＤエビ天ぷら。 - 特許庁 - When obtaining a decoded image by decoding a quantization parameter QP and a quantization value L from coded data and performing dequantization to obtain a transformation coefficient K, the number of bits required for an intermediate result of dequantization calculation is reduced.
符号化データから量子化パラメータＱＰと量子化値Ｌを復号し、逆量子化して変換係数Ｋを求め復号画像を得るに際し、逆量子化計算の中間結果で必要なビット数を低減する。 - 特許庁 - To reduce circuit scale and to shorten a test time without requiring a data selector for writing data directly to an ECC memory in a semiconductor memory device having an ECC function for data having 32 bits data width.
３２ビットデータ幅のデータに対するＥＣＣ機能を有する半導体メモリ装置において、ＥＣＣメモリに直接データを書き込むためのデータセレクタを必要とせず、回路規模の縮小と検査時間の短縮を図る。 - 特許庁 - To properly realize serial transmission of digital data configuring a 4:4:4 form HD signal and a D-Cinema signal whose quantization bit number exceeds 10 bits or the like by utilizing an existing circuit configuration component.
４：４：４形式ＨＤ信号，量子化ビット数が１０ビットを越えるＤ−Ｃｉｎｅｍａ信号等を形成するディジタルデータのシリアル伝送を、既存の回路構成要素を利用して、適切に実現できるものとする。 - 特許庁 - Encoding the servo address saves disk storage space because the encoded servo address uses fewer bits than a conventional servo address while still enabling the disk drive system to locate positions on the disk.
ディスク・ドライブ・システムがディスク上の位置を突き止められる状態を維持しながら、符号化サーボ・アドレスは従来のサーボ・アドレスより少ないビット数を使用するので、サーボ・アドレスを符号化すると、ディスク記憶空間が節約される。 - 特許庁 - The rate multi-prescaler 1 divides the source oscillation clock supplied from the oscillation circuit 100 at a frequency rate based upon a frequency-division set value among multiple frequency division rates corresponding to the number of constitution bits of the rate multi-prescaler 1.
レートマルチ・プリスケーラ１は、発振回路１００から供給された原振クロックを、レートマルチ・プリスケーラ１の構成ビット数に応じた複数の分周比のうち分周設定値に基づく分周比でもって分周する。 - 特許庁 - Signal electrodes 81-8N of respective bits are formed in an X-direction stripe region 33 along the center line L1 adjacent to the driver circuit part wherein the output electrodes 8i+1-8N are staggered.
各ビットの信号電極８_１ 〜８_Ｎはドライバ回路部に隣接した中心線Ｌ_１ に沿うＸ方向帯状領域３３に形成され、出力電極８_ｉ＋１ 〜８_Ｎ は千鳥状に配列されている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
