「bits」を含む例文一覧(6183)
＜前へ 1 2 .... 90 91 92 93 94 95 96 97 98 .... 123 124 次へ＞- Each of the first selectors comprises the conductivity type MOS transistors and outputs one of the generated voltages selected in compatibility with low-order (b+c) bits of the digital data on the basis of a higher-order a bit of the digital data.
各第１のセレクタは、当該導電型ＭＯＳトランジスタにより構成され、ディジタルデータの上位ａビットに基づき、該ディジタルデータの下位（ｂ＋ｃ）ビットに対応して選択された生成電圧の１つを出力する。 - 特許庁 - To provide an adapter for replacement of wiper blade capable of blade replacement easily without use of any special tool and suppressing attachment of snow bits or water drops to the adapter body and its surrounding area in good performance.
ブレードの交換が特別な工具を使用することなく容易に実行できると共に、アダプタ本体及びその周囲に雪や水滴が付着するのが良好に抑制できるワイパブレード交換用アダプタの提供。 - 特許庁 - The current correction circuit 10 determines whether or not the output bits of the A/D converter 7 change depending on whether or not the correction voltage is added/subtracted and enhances the resolving power per bit of the converter 7.
補正電圧を加算または減算する状態と、しない状態とで、Ａ／Ｄコンバータ７の出力ビットの変化の有無を電流補正回路１０が判別して、Ａ／Ｄコンバータ７の１ビットの分解能力を高くする。 - 特許庁 - The computing unit 122 adds an one-bit parity bit D123 stored on a shift register 123 to the information bits D122-1 to D122-7 to obtain a new one-bit parity bit D124 responsible for the LDPC code for storage in the shift register 123.
演算器１２２は、情報ビットD122-1乃至D122-7と、シフトレジスタ１２３に記憶された１ビットのパリティビットD123とを加算することにより、LDPC符号の新たな１ビットのパリティビットD124を求め、シフトレジスタ１２３に記憶させる。 - 特許庁 - Each processing element handles two bits of an input, generates one root bit and a residue, and compares two intermediate test variables and selects '1' or '0' for the root bit and a next residue according to the comparison result.
各処理素子は、入力の２ビットを取り扱い、１つの根ビットと剰余を形成し、及び２つの中間試験変数を比較しかつ比較に基づいて根ビットと次の余剰に対して「１」か「０」を選択する。 - 特許庁 - To solve a conventional problem that a circuit scale is expanded since error-correcting apparatuses are required in accordance with respective (m) values if the number (m) of transport information bits per symbol is multiple in the case of performing error correction in an M-ary/SS scheme.
従来M-ary/SS方式で誤り訂正を行う場合、１シンボル当りの伝送情報ビット数ｍが複数の場合、各ｍの値に対応する誤り訂正装置が必要で回路規模が大きくなる。 - 特許庁 - The basic application data transmission unit transmits basic application data of predetermined types and predetermined number of bits, as the base of application data that determines a necessary part of a driving signal to be applied to the element, in parallel.
基印加データ送信部は、素子へ印加される駆動信号の必要部分を定めるための印加データの基となる基印加データであって、所定種類かつ所定ビット数の基印加データをパラレル送信する。 - 特許庁 - Phase shift codes are applied to a plurality of lower side bits among the counted values stored in a digital memory 108 of each A/D conversion circuit 106, and A/D conversion is realized with the bit accuracy improved by a lower frequency.
各Ａ／Ｄ変換回路１０６のデジタルメモリ１０８に保持させる計数値のうち、下位側複数ビットに位相シフトコードを適用し、より低い周波数でビット精度を向上させたＡ／Ｄ変換を実現する。 - 特許庁 - This line switching device outputs multiplex digital signals on one input highway line-switched by a data block unit, composed of (n) bits to the same time slot on (m) pieces of output highways.
本発明は、ｎビットからなるデータブロック単位で回線交換される１入力ハイウェイ上の多重化ディジタル信号を、ｍ個の出力ハイウェイ上の同一タイムスロットに出力する回線交換装置に関する。 - 特許庁 - In some cases, the configuration memory address and associated configuration data are connected to a packet with a bit size (for example, 64 bit) of a second memory address larger than that (for example, 32 bits) of a first memory address.
コンフィギュレーションメモリアドレス及び関連されるコンフィギュレーションデータは、第一のメモリアドレスのビットサイズ（たとえば３２ビット）よりも大きな第二のメモリアドレスのビットサイズ（たとえば６４ビット）を有するパケットに結合される場合がある。 - 特許庁 - To attain a multilevel control of ≥6 bits, for example, by suppressing the variation of output voltages in a display device in which a multileveling circuit is integrally formed with a pixel array part on the same substrate.
画素アレイ部と同一基板上に多階調化回路を一体形成する表示装置において、出力電圧のばらつきを抑制して例えば６ビット以上の多階調制御を可能とする装置を提供する。 - 特許庁 - To eliminate the need of a circuit for suppressing changeover bits by taking the difference of every other image data of the same color in order to take out signals with less changes continuously when the respective colors point-sequentially coexist and are outputted.
各色が点順次に混在して出力されると、連続して変化の少ない信号を取り出すためには、１つ飛ばしの同色の画像データの差分を取ることで切り替わりビットを抑える回路が必要になる。 - 特許庁 - To provide an apparatus and method for transmitting transport format combination indicator bits to be used when transmitting data of a downlink shared channel among channels to be used in an asynchronous mobile communication system.
非同期移動通信方式において、使用するチャンネルのうちダウンリンク共有チャンネルのデータを伝送するときに使用される伝送形式組合表示ビットを伝送する装置及び方法を提供すること。 - 特許庁 - A weighting control part 18 repeats this concerning all data of the one interleaving frame to form data configured by the words for each of the bits of the same weight, and an encoding part 100 encodes this data by interleaving for sending.
重み付け制御部18は、これを１インタリーブフレームのデータのすべてについて繰り返して、同じ重みのビットごとのワードで構成されたデータを形成し、符号化部100は、このデータをインタリーブで符号化して送信する。 - 特許庁 - Moreover, the power consumption at the time high gradation display is not needed of a display device can be suppressed by reducing the number of bits of a digital video signal which are sampled by a source signal line driving circuit while using a changeover signal.
また、切り換え信号によって、ソース信号線駆動回路がサンプリングするデジタル映像信号のビット数を減らすことによって、高階調の表示が必要ない場合の消費電力を抑えることができる。 - 特許庁 - In a cycle B, the image data read out in the cycle A are transferred by using a data bus (D8 to D15) of the high-order 8 bits and a liquid crystal driver 6 latches the data of D8 to D15 in a fall of SLCK (shift clock).
Ｂのサイクルでは、Ａのサイクルで読み出した画像データを上位８ビットのデータバス（Ｄ８〜Ｄ１５）を使用して転送し、液晶ドライバ６は、ＳＣＬＫ（シフトクロック）の立下りでＤ８〜Ｄ１５のデータをラッチする。 - 特許庁 - Signal strengths of the data tones are determined based on the equalized data tones, and log-likelihood ratios of bits represented by the data tones are determined based on the subcarrier interference-to-noise ratios and the signal strength of the data tones.
等化されたデータトーンに基づいてデータトーンの信号強度が求められ、サブキャリア干渉対雑音比とデータトーンの信号強度とに基づいてデータトーンによって表されるビットの対数尤度比が求められる。 - 特許庁 - A control signal generating section 30 detects start and stop bits included in the transmission data TD and controls an enable/disable state of a driver 22 and a receiver 24 provided to the communication section 20 depending on a result of the detection.
制御信号生成部３０は送信データＴＤに含まれるスタートビット及びストップビットを検出し、この検出結果に応じて通信部２０に設けられるドライバ２２及びレシーバ２４のイネーブル／ディスエーブルを制御する。 - 特許庁 - A control unit 30 generates a packet signal including a control signal arranged in the pre-stage of a data signal having a variable length, the control signal including values of a plurality of bits indicating the length of the data signal.
制御部３０は、可変長のデータ信号の前段に配置された制御信号であって、かつデータ信号の長さを示した複数ビットの値が含められた制御信号を含んだパケット信号を生成する。 - 特許庁 - The argument read from the argument memory area 28B is converted into the transparency in 8-bits by a conversion table 42B and an α value computing element 43 calculates a coefficient α (0≤α≤1) denoting the transparency.
引数メモリ領域２８Ｂから読み出された引数は、変換テーブル４２Ｂによって８ビットの透明度に変換され、更にα値演算器４３により透明度を示す係数α（０≦α≦１）が算出される。 - 特許庁 - In the time space treliss encoder, serial-parallel converting portion 112 so converts in parallel a 4-bits information b_4b_3b_2b_1 into b_2b_1 and b_4b_3 as to output b_2b_1 to a convolution encoding portion 113 and as to output b_4b_3 to a convolution encoding portion 114.
シリアル・パラレル変換部１１２は、４ビットの情報ｂ_４ｂ_３ｂ_２ｂ_１を並列に変換し、ｂ_２ｂ_１を畳み込み符号化部１１３に出力するとともに、ｂ_４ｂ_３を畳み込み符号化部１１４に出力する。 - 特許庁 - The operating speed of the nonvolatile ferroelectric substance memory is improved by reading/writing a plurality of bits in accordance with a stable electric charge value obtained by the average characteristic of the plurality of cells.
従って、複数のセルの平均特性により得られた安定化した電荷値に従い複数のビットをリード／ライトすることにより、不揮発性強誘電体メモリの動作速度を向上させることができるようする。 - 特許庁 - The entire region between digital data of zero and "4095" as the maximum value of twelve bits is used to convert an analog data value into a digital data value, irrespective of the magnitude of an analog gain G (in other words, magnitude of ISO sensitivity).
アナログゲインＧの大きさ（換言すればＩＳＯ感度の大きさ）にかかわらず、デジタルデータ値のゼロから１２ビットの最大値である「４０９５」までの全域をつかってアナログデータ値のデジタルデータ値への変換を行う。 - 特許庁 - In the cutter head 3 to be set in the front end part of a shield machine, cutting bits 15 and 17 having two-way machinability are mounted on the side surfaces of cutter spokes 13 provided radially from the center part thereof.
シールド掘進機の前端部に設置するカッターヘッド３において、中心部から放射状に設けられたカッタースポーク１３の側面部に、両方向切削性を有する切削用ビット１５，１７を取り付けた。 - 特許庁 - A partial image region is set with respect to an input image through a region setting unit 11 and determination on a predetermined number of high-order bits is made by a high-order bit determination unit 12 with respect to the pixel value in the partial image region.
入力された画像に対して領域設定部１１で部分画像領域を設定し、その部分画像領域内の画素値について所定数の上位ビットの判定を上位ビット判定部１２で行う。 - 特許庁 - To reduce errors without the need for expansion of the bit length or for additional bits in the case of hierarchical coding where high-order hierarchical data are generated by a sum or a mean value of four adjacent pixels in a low-order layer.
下位階層の隣接する４画素の合計値または平均値によって上位階層データを形成する階層符号化において、ビット長の拡張または付加ビットを必要とせずに誤差を軽減する。 - 特許庁 - To make a device small-sized and low in power consumption by decreasing the number of transfer bits from a receiving means to a demodulating means and to obtain a demodulated signal of high quality by eliminating a phase shift and a gain control error.
受信手段から復調手段への信号の転送ビット数を小さくし、装置の小型化や低消費電力化を図るとともに、位相変動や利得制御誤差をなくして高い品質の復調信号を得る。 - 特許庁 - An acoustic signal is divided in each prescribed section and a state of a low frequency component in the prescribed section is changed in accordance with two bits to be embedded and eight values to be obtained according to positions in one word of two-bit added information.
音響信号を所定区間に区分し、埋め込むべき２ビットおよびこの２ビットの付加情報の１ワード内の位置によりとり得る８値に応じて、前記所定区間の低周波成分の状態を変更する。 - 特許庁 - A window comparator 25 divides a recording state into four different types, according to the relation between a multiscale image signal I and a threshold signal S and allocates s state identification code SC of two bits to every pixel to identify the recording state of the pixel.
記録用コードで表される各画素の記録状態として、次の複数の記録状態を規定し、これらの複数の記録状態を、多階調画像信号と閾値信号との関係に対応付ける。 - 特許庁 - When a specified program is executed, an instruction execution order relation is investigated, it is calculated how many times bits composing of an instruction code is changed and a bit stream, with which this number of changes is minimized, is assigned to the instruction code.
特定のプログラムを実行した場合の命令実行順序関係を調べ、命令コードを構成するビットの変化回数を計算し、この変化数が最小となるビット列を命令コードに割り当てる。 - 特許庁 - A second AD converting section 20, a third AD converting section 30, and a fourth AD converting section 40 convert the remaining bits lower than the bit converted by the first AD converting section 10 though a plurality of times of processing.
第２ＡＤ変換部２０、第３ＡＤ変換部３０および第４ＡＤ変換部４０は、第１ＡＤ変換部１０により変換されたビットより下位の残りのビットを、複数回に分けて変換する。 - 特許庁 - To reduce the number of required bits per pixel, to accurately conduct logical image drawing processing, and to realize formation of a color image with high quality at a high-speed together with logical arithmetic operations.
１ピクセル当たりの所要ビット数を低減するとともに、論理描画処理を正確に行なえるようにし、少ないメモリ空間で、論理演算処理を含めた高画質なカラー画像形成を高速に実現可能とする。 - 特許庁 - The data control part applies the information of word data to each bit as they are at the time of executing the data writing by word units, and applies the same data to all the bits at the time of executing the data writing by bit units.
データ制御部は、ワード単位でのデータ書き込みの際は、ワードデータの情報をそのまま各ビットに対して与え、ビット単位でのデータの書き込みの場合、すべてのビットに対して同一のデータを与える。 - 特許庁 - To provide a laser beam machining method capable of reducing the occurrence of chipping due to production of bits of a plate-like work formed with reforming regions in processes other than the dividing process thereof.
改質領域が形成された板状の加工対象物がその分断工程以外の工程で小片化されることによってチッピングが生じるのを低減することができるレーザ加工方法を提供する。 - 特許庁 - A diagnostic means (XOR circuit) 6 finds out exclusive OR between the data #FSTLN stored in the RAM 2 to be diagnosed and the data/#FSTLN stored in the other RAM 5, and only when all bits of the exclusive OR result are '1', diagnoses the normality of the RAM 2.
診断は、診断手段（ＸＯＲ回路）６により、診断対象ＲＡＭ２のデータ＃ＦＳＴＬＮと別のＲＡＭ５のデータ／＃ＦＳＴＬＮとの排他的論理和をとって、その結果が全ビット１の場合にのみ、正常と診断する。 - 特許庁 - An S/P conversion part 101b converts transmission data B from serial data to parallel data and outputs this parallel data to the 16QAM mapping part 102 as data to be mapped to bits (S2 and S3) of low quality.
Ｓ／Ｐ変換部１０１ｂでは、送信データＢをシリアルデータからパラレルデータに変換して、このパラレルデータを品質の低いビット（Ｓ２，Ｓ３）にマッピングされるデータとして１６ＱＡＭマッピング部１０２に出力する。 - 特許庁 - This encoding device has an envelope generating means (2) of generating an envelope of an input signal and an encoding means (4) of encoding the input signal with a necessary number of bits at respective points of the envelope.
入力信号のエンベロープを生成するエンベロープ生成手段（２）と、エンベロープの各点における所要ビット数で前記入力信号を符号化する符号化手段（４）とを有する符号化装置が提供される。 - 特許庁 - The selection circuit 21 receives a low voltage side supply voltage VL supplied from a low voltage side power supply VSL, and outputs voltages Va and Vb variable in 2^3 levels in accordance with input upper bits D[5:3].
選択回路２１は、低電圧側電源ＶＳＬから低電圧側電源電圧ＶＬの供給を受け、入力される上位ビットＤ［５：３］に応じて２^３段階に変化する電圧Ｖａ及びＶｂを出力する。 - 特許庁 - An S/P conversion part 101a converts transmission data A from serial data to parallel data and outputs this parallel data to a 16QAM mapping part 102 as data to be mapped to bits (S0 and S1) of high quality.
Ｓ／Ｐ変換部１０１ａでは、送信データＡをシリアルデータからパラレルデータに変換して、このパラレルデータを品質の高いビット（Ｓ０，Ｓ１）にマッピングされるデータとして１６ＱＡＭマッピング部１０２に出力する。 - 特許庁 - One exclusive OR circuit is added to a circuit generating each bit of ECC bit data of 6 bits in an ECC bit generating section so that ECC bit data also is made a specific test pattern for a specific test pattern.
ＥＣＣビット生成部における６ビットのＥＣＣビットデータの各ビットを生成する回路に、特定の検査パターンに対してＥＣＣビットデータも特定の検査パターンとなるように、排他的論理和回路を１つ追加した。 - 特許庁 - To realize a method and a device in which automatic speech recognition is performed by using stochastic accuracy information as to decoded bits in a decentralized ASR(automatic speech recognition) system to be used through wireless channel.
ワイヤレスチャネルを通じて用いられる分散ＡＳＲ（自動音声認識）システムにおいて、復号ビットについての確率論的な精度情報を利用した自動音声認識を実行する方法および装置を実現する。 - 特許庁 - The convolution coding section 20 stores newest input data corresponding to in K bit portion and outputs no coded data up to (K-1) bits of the input data and generates sequential coding data from the input of the K - the bit and outputs the data.
畳み込み符号化部２０はＫビット分の最新の入力データを記憶し、入力データの（Ｋ−１）ビットまでは符号データを出力せず、Ｋビット目の入力から順次符号データを作成して出力する。 - 特許庁 - To provide a digital / analog conversion circuit capable of converting digital data having a greater number of bits with high accuracy while suppressing increase of an occupied area of transistors, and to provide an electrooptic apparatus and an electronic apparatus.
トランジスタの占有面積が大きくなるのを抑制しつつ大きなビット数を有したデジタルデータをアナログ信号に精度良く変換することができるデジタル・アナログ変換回路、電気光学装置及び電子機器を提供する。 - 特許庁 - The transceiver is coupled between a communication line and the digital system, and is used to modify the transmission format and/or protocol into a sequence of bits recognized by one or more digital systems within corresponding nodes.
トランシーバは、通信回線とデジタル・システムとの間に結合されており、伝送フォーマットおよび／または伝送プロトコルを対応するノード内の１つまたは複数のデジタル・システムにより認識されるビットのシーケンスに修正する。 - 特許庁 - While the processing as to the same pixel in a video signal of several frames is repeated, the carrying frequency caused by the summation of the random number depends on a numeral indicated by the discarded lower-order m bits.
数フレームの映像信号における同一画素についてこのような処理が繰り返される間、乱数加算によって生じる繰り上がりの頻度は、切り捨てられた下位ｍビットの示す数値に応じたものになる。 - 特許庁 - The disk (14a) includes encoded copy protection data that, when decoded and re- encoded, produces a tracking prevention sequence of bits that causes a duplicate disk (18a) (containing the re-encoded copy protection data) to temporarily lose tracking.
ディスク(14a)は、復号化され再符号化された際に（該再符号化されたコピープロテクトデータを含む）複製ディスク(18a)のトラッキングを一時的に喪失させるトラッキング防止ビットシーケンスを生成する符号化されたコピープロテクトデータを含む。 - 特許庁 - Since the exposure quantities are set so that the luminance of a plurality of images can not overlap on each other, detected edges of a plurality of images are also prevented from mutually overlapping in the same image area and the number of bits is not increased when addition is performed.
また複数の画像の輝度が相互に重複しないように露光量を設定しているので、複数画像の検出エッジが同じ画像領域で重なることはなく、加算時にビット数が増加することもない。 - 特許庁 - The collected measurements are then processed at the sending source host to infer QoS parameters in term of path capacity in bit/sec, available bandwidth in bits/sec, individual link utilization and congestion at each router.
収集された測定結果は、経路の容量（ビット／秒）、利用可能帯域幅（ビット／秒）、個々のリンクの利用および各ルータにおける輻輳の観点からＱｏＳパラメータを推定するため送信元ホストで処理される。 - 特許庁 - To stably obtain the highest print quality without being affected by skew carrying of a photosensitive medium in a printer using an exposure part which irradiates the medium in the unit of bits by red, green and blue light.
感光性媒体に赤、緑、青の光をビット単位で照射する露光部を用いる印刷装置において、媒体の搬送スキューの影響を受けずに、最高の印刷品質を安定して得ることができるようにする。 - 特許庁 - Should bit stripping occur, a decoder at a receiving device can produce audio of suitable quality given that bits have been allocated between the bands and the regions of the transform coefficients have been ordered by importance.
ビット剥落が発生しても、ビットが帯域間で分けて割り当てられていて、変換係数の領域に重要度の順位が付けられているため、受信装置の復号器は適切な品質のオーディオ信号を生成できる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
