「bits」を含む例文一覧(6183)

＜前へ 1 2 .... 87 88 89 90 91 92 93 94 95 .... 123 124 次へ＞
  • The operator generating part is provided with a plurality of encoding cells and the respective encoding cells encode adjacent 2 bit data among the plural bits of multiplication data to output the plurality of operators.
    演算子発生部は、複数個のエンコーディングセルを備え、前記それぞれのエンコーディングセルは、複数ビットの乗数データのうち隣接した２ビットのデータをエンコーディングして、複数個の演算子を出力する。 - 特許庁
  • The circuit calculates a second remainder obtained by dividing, by the generating polynomial, a final word effective data block comprising bits other than those of the integer-multiple data block within the input data.
    更にこの回路は入力データのうちの整数倍データブロック以外のビットからなる最終ワード有効データブロックを生成多項式によって除算した剰余である第２の剰余を算出する。 - 特許庁
  • In order to minimize the shifting movement, the results of a plurality of subword operations are stored in the least-significant bits of the result-register subword locations in the subword locations corresponding to the result register.
    横方向移動を最小化するために、複数のサブワード演算の結果は、結果レジスタの対応するサブワードロケーションにおいて、例えば、結果レジスタの対応するサブワードロケーションの最下位ビット位置に格納される。 - 特許庁
  • It becomes possible to make the magnetic field from a recording head converge on protruding parts of soft magnetism by performing patterning while synchronizing the soft magnetism backing layer of a perpendicularly two layered recording medium with the period of recording bits.
    垂直二層記録媒体の軟磁性裏打層を記録ビットの周期に同期させてパターニングすることにより、記録ヘッドからの磁場を軟磁性の凸部に収束させることが可能になる。 - 特許庁
  • To use CVSup, a special client must first be installed and configured before any bits can be grabbed, and then only in the fairly large chunks which CVSup calls collections .
    CVSupを使うには特別なクライアントをまずインストールして設定しなくては 1 bitも取ってくることができませんし、さらにそのとき CVSupで取ってくることができるのは、 コレクション(collection)と呼ばれる、 かなり大きなかたまりだけです。 - FreeBSD
  • A code template can be composed of bits of commonly used text, or it can be more dynamic, generating a skeleton and then letting you easily tab through it to fill in the variable text.
    コードテンプレートは、よく使用されるテキストの断片を組み合わせて構成できるほか、より動的にすることで、スケルトンを生成し、そのスケルトン内でタブキーを押して可変テキストを入力することができます。 - NetBeans
  • Furthermore, since the additional bits to irreversibly hold information lost through the bit reduction are provided to the bit stream the missing information can be reproduced to some degree in the case of restoring the length of the bit stream to the original length.
    しかも、ビット削減によって喪失された情報を非可逆的に保持する付加ビットを有するので、ビットストリームの長さを元に戻す際に喪失情報をある程度再現できる。 - 特許庁
  • A power supply control register 5 has such a large memory capacity (bits) as to control the supply and cut-off of power on an IP-by-IP basis, and hence can control the power supply dynamically by the interruption signal or statically by software.
    電源制御レジスタ５はＩＰ単位で電源供給と遮断を制御するビットを持ち、割り込み信号による動的あるいは、ソフトウェアによる静的な電源制御を行うことができる。 - 特許庁
  • To obtain a SAW (Surface Acoustic Wave)-ID tag which can generate a multi-bit ID pattern of up to about 20 to 24 bits and whose bit length can optionally be set in advance according to the purpose of use.
    最大２０〜２４ビット程度の多数ビットのＩＤパターンを発生することができると共に、利用目的に応じそのビット長を予め任意に設定することができる、ＳＡＷ−ＩＤタグを得る。 - 特許庁
  • Namely, the number of the capacitors is set as a half of the number of bits of the digital image signal DAT, and a sample hold circuit is saved by a point sequential drive, to thereby miniaturize a source driver 32 and to aim to narrow the frame.
    すなわち、コンデンサの個数をディジタル映像信号ＤＡＴのビット数の１/２にし、点順次駆動によってサンプルホールド回路を省いて、ソースドライバ３２を小型化にして狭額縁化を図る。 - 特許庁
  • An addition value changing means 20 detects whether or not the designated bits of a count value outputted by a master counter 17 are made coincident with a preliminarily set bit pattern, and outputs selection signals S25 and S26.
    加算値変更手段２０は、マスタカウンタ１７が出力するカウント値のうちの指定するビットが予め設定したビットパターンに一致するか否かを検出し、選択信号Ｓ２５，Ｓ２６を出力する。 - 特許庁
  • The control logic 131 is switched to each mode for charge current detection, discharge current detection and off-set regulation by two bits of control signal supplied from a microcomputer 24 to terminals T5, T6.
    制御ロジック１３１は、端子Ｔ５、Ｔ６にマイコン２４から供給される２ビットの制御信号により充電電流検出、放電電流検出、オフセット調整各モードに切り替えられる。 - 特許庁
  • The receiver of the data transmission system checks bit positions related to a received data stream and decides the number of bits respectively coinciding with a prescribed bit pattern at the bit positions.
    データ伝送システムの受信機において、受信したデータ・ストリームに関連するビット位置をチェックして、それらのビット位置においてそれぞれ所定のビット・パターンに一致するビット数を判定することを含む。 - 特許庁
  • The controller is operable during a write operation to receive a word of data bits and detect a defective array in the selected virtually aligned set of memory arrays (302, 312, and 322).
    前記コントローラは、データビットのワードを受け、且つ、メモリアレイ(302,312,322)における選択された仮想的に位置合わせされたセット内において欠陥のあるアレイを検出するように、書き込み動作中に動作可能である。 - 特許庁
  • A group of numerical data is selected (processing block 101), and the least significant bits (LSBs) of numerical data values in the numerical data are substituted by a single least significant bit shared by the numerical data (processing block).
    １群の数値データを選択し（処理ブロック１０１）、その数値データ中の数値データ値の最下位ビット（ＬＳＢｓ）を、それら数値データに共有される単一の最下位ビットで置き換える（処理ブロック）。 - 特許庁
  • In the case that pixel values P1 to P9 of nine pixels included in a class code tap is in a state as shown in the figure, first the ADRC generates a class code 101001111 in 9-bits.
    クラスコード用タップに含まれる９画素の画素値Ｐ１乃至Ｐ９が図１５に示すような状態である場合、ます、ＡＤＲＣにより９ビットのクラスコード１０１００１１１１が生成される。 - 特許庁
  • In the microcomputer 27, the number of ports is reduced by outputting a switching signal for conducting switching among four kinds of switching modes, as a digital signal of two bits, from output parts 29 and 30.
    また、マイコン２７は、点灯モードを４種類に切替えるための切替信号を２ビットのディジタル信号として出力ポート２９、３０から出力することにより、ポート数の削減が図られている。 - 特許庁
  • To realize high-resolution display which does not reduce the information volume (the number of bits) of multi-bit monochromatic image data and to use interfaces and inter-device connection lines for general OS as they are.
    多ビットモノクロ画像データの情報量（ビット数）を落とさない高解像度表示を可能にし、かつ一般のＯＳ対応のインタフェースや、装置間の接続線をそのまま使用できるようにする。 - 特許庁
  • The detector circuit 64 detects and outputs the picture type to the address register 62, based on picture coding type information which is described 10 bits after a picture start code, according to a detection signal of the picture start code.
    ピクチャタイプ検出回路６４は、ピクチャスタートコードの検出信号を基に、ピクチャスタートコードの１０ｂｉｔ後に記載されているpicture codingtype情報に基づいてピクチャタイプを検出し、アドレスレジスタ６２に出力する。 - 特許庁
  • Based on the number of reverting components determined by a reverting component number determination section 11, the number of quantized bits, and mapping functions, a quantization step size adjusting section 112 adjusts the quantization step size.
    帰属成分数決定部１１１により決定された帰属成分数、量子化ビット量、および写像関数とに基づいて、量子化ステップサイズ調整部１１２は、量子化ステップサイズを調整する。 - 特許庁
  • An upper-bit acquisition section 150 allocates upper bit planes having a prescribed number of bits and all bit planes in a plurality of bit planes giving information on the color of a picture to a basic layer and an expansion one, respectively.
    上位ビット取得部１５０は、ピクチャの色に関する情報を与える複数のビットプレーンの内、所定ビット数の上位ビットプレーンを基本レイヤに、全ビットプレーンを拡張レイヤに割り当てる。 - 特許庁
  • To provide a digital-to-analog(D/A) converter circuit which monotonously outputs a desired analog signal at high accuracy, even for a many number of conversion bits and is realizable with a small chip area, when it is integrated.
    変換ビット数が多い場合でも所望のアナログ電圧を高精度な単調性で出力でき、集積化した場合に小さなチップ面積で実現し得るデジタル・アナログ（ＤＡ）変換回路を提供する。 - 特許庁
  • A jack 220 as a driving means driving the link 200 in the cross direction among the preceding bits 270 is forwarded and retracted, and the pedestals 210-1, 210-2 are moved simultaneously by the same movement section in a linkage manner.
    そして、リンク２００を先行ビット２７０間の幅方向に駆動する駆動手段であるジャッキ２２０を進退させて、台座２１０−１、２１０−２を連鎖的に同じ移動量分同時に移動する。 - 特許庁
  • To suppress a current flowing at the time of reset by reducing the number of data holding circuits for writing which are reset simultaneously after finish of batch writing of data for writing of a plurality of bits, in a semiconductor memory.
    半導体メモリにおいて、複数ビットの書き込み用データの一括書き込みの終了後に同時にリセットされる書き込み用データ保持回路の数を減らし、リセット時に流れる電流を抑制する。 - 特許庁
  • A model information which can at least identify the number of usable bits Nmax per pixel of the printing data to be supplied to the printing device (Nmax is an integer of one or more) is received from the printing device.
    印刷デバイスに供給すべき印刷データの１画素当たりの使用可能なビット数Ｎmax （Ｎmax は１以上の整数）を少なくとも識別可能な機種情報を、印刷デバイスから受け取る。 - 特許庁
  • A first M-bit restoration signal is generated based on the first decoded signal, and a second M-bit restoration signal is generated in different forms according to the value of the higher bits based on the second decoded signal.
    第１復号信号に基づいてＭビットの第１復元信号と、第２復号信号に基づいて上位ビットの値に応じて異なる態様にてＭビットの第２復元信号群を生成する。 - 特許庁
  • To provide a voice compressor/expander and a voice compressing/expanding program which prevents class A bits from being discarded to avoid making associated frames ineffective in the event of an error in the latter half of a payload.
    ペイロードの後半部分のエラー発生時にクラスＡビットが破棄されるのを防ぎ、フレーム自体が無効とならない音声圧縮伸張装置及び音声圧縮伸張プログラムを提供する。 - 特許庁
  • The memory controller allocates the number of bits of all the parities available on the prescribed number of pages among the plurality of pages storable to the nonvolatile memory to each page in accordance with error occurrence ratio on each page.
    メモリコントローラは、不揮発性メモリに記憶可能な複数のページのうちの所定数のページで使用可能な全てのパリティのビット数を、各ページのエラー発生率の大きさに応じて各ページ毎に割り振る。 - 特許庁
  • Thus, since error property of partial bits to be determined in the partial bit determination unit 509, 512 is improved, the reliability of reduced candidate signal points to be used in a likelihood detection unit 518 is improved.
    これにより、部分ビット判定部５０９、５１２で判定する部分ビットの誤り特性が向上するので、尤度検波部５１８で用いる削減された候補信号点の信頼性が向上する。 - 特許庁
  • The P/S conversion section 14 applies serial conversion to the video signal of 16-bits parallel data, an E/O conversion section 15 converts the supplied video signal into an optical signal and transmits the result to a CCU 2 via an optical fiber cable.
    Ｐ／Ｓ変換部１４は、16bitsパラレルデータの映像信号をシリアル変換し、Ｅ／Ｏ変換部１５は、供給された映像信号を光信号に変換し、光ファイバケーブルを介して、ＣＣＵ２に送信する。 - 特許庁
  • In the case of x4 bits constitution, any one column selecting gate out of the column selecting gates CS0-CS3 is conducted, a corresponding pair of bit line is connected to the pair of input/ output line IO0.
    ×４ビット構成のときは、列選択ゲートＣＳ０−ＣＳ３のうちのいずれか１つの列選択ゲートが導通し、対応するビット線対と入出力線対ＩＯ０とが接続される。 - 特許庁
  • A PO arithmetic circuit 171 carries out an arithmetic operation to calculate an outer code parity by sequentially capturing symbols of each column in the case of representing block data of a DVD with symbols each comprising 8 bits.
    ＰＯ演算回路１７１は、ＤＶＤのブロックデータを８ビットからなるシンボルにて行列表記した際の各列のシンボルを順次取り込んで外パリティを算出するための演算を行う。 - 特許庁
  • Meanwhile, the low order 4-bit data of the added data is stored in the black memory 270 with the low order 4-bit data defined as high order 4-bit data in the black memory 270 and with 0 (zero) as low order four bits in the black memory 270.
    一方、その加算したデータの下位４ビットのデータを黒メモリ２７０における上位４ビットのデータとし、０（ゼロ）を黒メモリ２７０における下位４ビットとして、黒メモリ２７０に記憶させている。 - 特許庁
  • A Z-value for each pixel in an original image is converted into Z2-value constructed of bits I-J of lower levels lower than the uppermost level bit of the Z-value, and the α-value of each pixel is set to a value matching the Z2-value.
    元画像の各画素のＺ値を、Ｚ値の最上位ビットよりも下位のビットＩ〜Ｊにより構成されるＺ２値に変換し、このＺ２値に応じた値に各画素のα値を設定する。 - 特許庁
  • The least significant bit of a digital image signal to be clamped is converted into a parallel signal having the same number of bits as a numeral value lower than a decimal point in a clamp level with a determined rule, and the converted signal is used as random numbers.
    クランプされるディジタル画像信号の最下位ビットを決まった規則でクランプレベルにおける少数点未満の数値と同じビット数のパラレル信号に変換し、これを乱数とする。 - 特許庁
  • The CMYK density data is divided into predetermined regions and an amount of ink to be applied is calculated according to a gradation of each region, and then applying data S (8 bits) of a treatment liquid is formed according to the amount of ink to be applied.
    このＣＭＹＫ濃度データを所定領域に分割し、各領域ごとの階調からインク付与量を算出し、このインク付与量に応じて処理液の付与データＳ（８ビット）を作成する。 - 特許庁
  • Different from a conventional binary tree method where an object address is checked in the unit of 1 bit, an M-branch tree structure is used where the object address is checked in the unit of N-bits (N>1) to reduce the number of access times to a retrieval table.
    従来の目的アドレスを１ビット単位で検査する２分木の方法とは相違して、Ｎビット単位（Ｎ＞１）で検査するＭ分木の構造を用いて、検索テーブルのアクセス回数を低減する。 - 特許庁
  • A bit for indicating a determination condition for a bit for expressing a drawing value of each picture element is added to the bit for expressing the drawing value of the each picture element, and a drawing processing condition is described as band information by the two bits.
    各画素の描画値を表すビットに対し、このビットの描画処理の確定状態を示すビットを加え、これら２ビットによって描画処理状態をバンド情報として記述する。 - 特許庁
  • A custom IC 5 counts the number of clocks to be synchronized from a CLK signal which is acquired from a CPU 2 and determines the abnormality when the number is determined to be larger or smaller than the number of bits to be normally received.
    カスタムIC５は、CPU２から得るCLK信号から同期させるクロック数をカウントし、本来受信するビット数より多いと判断した場合、もしくは少ないと判断した場合には異常と判断した。 - 特許庁
  • Information identifying a table for decoding, which will be used in the next processing, and the number of bits to be segmented from a code word to be used when referring to the table at the next time are recorded in an entry showing the continuation of decoding processing.
    復号処理継続のエントリには次の処理に利用する復号用の表を識別する情報と、次の表の参照時に利用する符号語から切り出すビット数を記録する。 - 特許庁
  • In this case, (a) is the decimal number indicated by the bit string of 5 bits to be buried and (n) is the numerical value for making 32×n+a closest to the average value/ contrast of the original pixel values of the entire graphic mark 123.
    ここで、ａは、埋め込む５ビットのビット列が表す１０進数であり、ｎは、３２×ｎ＋ａを、図形マーク１２３全体の元の画素値の平均値／コントラストに最も近くする数値である。 - 特許庁
  • To provide an apparatus, and its method which is capable of having a shorter latency and a lower processing overhead while minimizing the requirements for memories, and combines streams of bits from two or more encoders practically in real time.
    メモリ要件を最小にしながら短い待ち時間および低い処理オーバヘッドを有する、実質的にリアルタイムで複数のエンコーダからのビット・ストリームを組み合わせる装置および方法を提供すること。 - 特許庁
  • The lower three bits of the read address AR0 are the initial values of a read pointer RP, and pixel data "1-1", "2-1", "3-1", "4-1" pointed by a read pointer RP are selected from the data D1 of the SRAM 80 and read out as data D2.
    リードアドレスＡＲ０の下位３ビットをリードポインターＲＰの初期値とし、ＳＲＡＭ８０のデータＤ１からリードポインターＲＰの指す画素データ「1-1」「2-1」「3-1」「4-1」を選択しデータＤ２として読み出す。 - 特許庁
  • A plurality of expansion type cutter-spoke mechanisms 9 are installed radially on the outer circumference of the cutter shaft 7, a plurality of detachable type cutter bits 10 are projected from each front, and cutter units 8U are constituted respectively.
    カッター軸７の外周に、伸縮式カッタースポーク機構９を複数放射状に設け、それぞれの前面に複数の着脱式カッタービット１０を突設して、それぞれカッターユニット８Ｕを構成する。 - 特許庁
  • The respective scale factor scale_factor [b] computed for every interval is corrected so that difference in the quantization step size for every interval becomes small as the number of bits, that can be used in one frame, becomes small (Step Sa3).
    区間毎に算出されたスケールファクターscale_factor[b]のそれぞれを、１フレームで利用可能なビット数が少なくなるほど区間毎の量子化ステップサイズの差分を小さくするように補正する（ステップＳａ３）。 - 特許庁
  • When setting the encode rate ER in terms of the bit rate, an integer (k) is selected from among measures of (number of reference clocks for one second fCLK × number of bits in one packet), and equation TPC=k/fLCK is set.
    エンコードレートＥＲをビットレートで設定する場合には、（１秒間の基準クロック数ｆＣＬＫ×１パケットのビット数）の約数の中から整数ｋを選択し、ＴＰＣ＝ｋ／ｆＣＬＫとする。 - 特許庁
  • Since an output of this error comparing circuit is made equivalent to LSR7 bits of the PC 16550D, interchangeability with the 16550D can be kept even if a memory 23 is constituted using a general purpose memory-macro.
    このエラー比較回路の出力がＰＣ１６５５０ＤのＬＳＲ７ビットと等価になるので、メモリ２３を汎用のメモリマクロを使用して構成しても、ＰＣ１６５５０Ｄとの互換性を維持できる。 - 特許庁
  • A repair signal generation portion 10 includes n fuses RF (n is integer), and outputs an n bits internal repair signal Si with which level changes according to the status of the each fuse RF being cut, being not cut.
    リペア信号生成部１０は、ｎ個（ｎは整数）のヒューズＲＦを含み、各ヒューズＲＦの切断、非切断状態に応じてレベルが変化するｎビットの内部リペア信号Ｓｉを出力する。 - 特許庁
  • Thus, even if the number of bits of the digital signals is large, a single signal line 10 will be sufficient for connecting in between the analog/digital converter 3 and the arithmetic operation means 8, and can save the lines.
    このため、デジタル信号のビット数が多くても、アナログ−デジタル変換器３と演算処理手段８との間を接続する信号線１０は単一でよく、省配線を可能にすることができる。 - 特許庁
  • A packet measuring circuit 51 measures the number of bits NB of a picture and a stream transmission time T of the picture from the number of image packets NP in units of picture and the arriving time of a first packet.
    パケット計測回路５１は、ピクチャ単位での画像パケット数ＮＰと最初のパケット到達時刻とにより、該当ピクチャのビット数ＮＢと該当ピクチャのストリーム伝送している時間Ｔを計測する。 - 特許庁
＜前へ 1 2 .... 87 88 89 90 91 92 93 94 95 .... 123 124 次へ＞

例文データの著作権について