「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 407 408 409 410 411 412 413 414 415 .... 476 477 次へ＞- In an input parallel conversion circuit 62, the information bits input at the (q) bit units are stored in a buffer, and the information bits in mp bit parts are output in the stored order in the stored information bits at the timing of excesses over mp bits of the quantities of storages.
入力パラレル変換回路６２においては、qビット単位で入力される情報ビットがバッファに蓄積され、蓄積量がmpビットを超えたタイミングで、蓄積された情報ビットのうち、蓄積された順にmpビット分の情報ビットが出力される。 - 特許庁 - Packets from a through input port are classified into through packets and elimination packets, only multiplex packets are tentatively stored in FEFO buffers 176-178 as for the packets from a multiplex input port, and the packets generated inside this transmitter are also tentatively stored in the FEFO buffer 35.
スルー入力ポートからのパケットをスルーパケットと削除パケットに分類し、多重化入力ポートからのパケットは多重化パケットのみをＦＩＦＯバッファ１７６〜１７８に一旦記憶し、伝送装置内部で生成するパケットもＦＩＦＯバッファ３５に一旦記憶する。 - 特許庁 - For correction circuit 63, the correction of pulse width of a PWM signal S2 is performed with a flip-flop 82 capable of performing a delayed output by, for example, 4 ns, and with a delay buffer 84 capable of performing the delayed output by furthermore shorter 1 ns.
補正回路６３は、例えば４ｎｓ単位で遅延出力を行うことができるフリップフロップ８２と、それよりも更に短い１ｎｓ単位で遅延出力を行うことができるディレイバッファ８４とによってＰＷＭ信号Ｓ２のパルス幅補正を行うようにした。 - 特許庁 - The conducting period controller 123 makes accumulation drive time of the output buffer 2 and accumulation drive time of dummy buffers 101 and 111 to be the same by making the output '1' during a period corresponding to number of '1' data included in a data signal DQ.
導通期間制御部１２３は、データ信号ＤＱに含まれる ‘１’データの個数に相当する期間、出力を‘１’にすることにより、出力バッファ２の累積駆動時間とダミーバッファ１０１および１１１の累積駆動時間が同じになるようにする。 - 特許庁 - To provide a reproduction of an original source by keeping continuity of data even when system switching regardless of whether a cell disassembler is inserted or removed, in a cell transmission device which duplexes the cell disassembler being provided with a buffer to absorb a variable cell delay when decelling.
デセル化を行う際にセル可変遅延を吸収するためのバッファを搭載したセル分解部を二重化したセル伝送装置において、セル分解部の挿抜に関わらず系切替を行ってもデータの連続性を保つことにより元のソースを再生できるようにする。 - 特許庁 - The buffer member elastically deforms as the transfer plunger moves toward an axial base-end side relatively to the housing 50 to press the transfer plunger toward an axial tip side through retained elasticity based upon the elastic deformation.
前記緩衝部材は、前記転写プランジャの前記ハウジング５０に対する軸線方向基端側への相対移動に伴って弾性変形し、該弾性変形に基づく保有弾性によって該転写プランジャを軸線方向先端側へ向けて押圧するように構成されている。 - 特許庁 - An input protection circuit 2 disclosed herein for a differential amplifier circuit 1 includes a nonlinear element 22 and a buffer 21 whose amplification factor is the unity, which are connected in series between a noninverting input terminal IN (+) and an inverting input terminal IN (-) of the differential amplifier circuit 1.
差動増幅回路１の入力保護回路２であって、前記差動増幅回路１の一方の正入力端子ＩＮ（＋）と他方の負入力端子ＩＮ（−）との間で、それぞれが直列に接続される非線形素子２２と１倍バッファ２１とを備える - 特許庁 - After a dummy gate resist pattern 24 is formed on a GaAs substrate 11 on which a buffer layer 12, a channel layer 13, a Schottky layer 15 and a cap layer 16 have been stacked, an SiO2 film 26 having a gate opening 25 is formed through evaporation and lift off.
バッファ層１２とチャネル層１３と電子供給層１４とショットキ層１５とキャップ層１６とを積層したＧａＡｓ基板１１上にダミーゲートレジストパターン２４を形成後、蒸着、リフトオフによりゲート開口部２５を持つＳｉＯ_2膜２６を形成する。 - 特許庁 - Then, a solution stored in the storeroom 21 is supplied to a sample chamber 22 by a solution supply recovery pump 22a, and the solution is circulated at a speed that is faster than the supply speed from the buffer chamber 23 to the sample chamber 22 by a solution circulation pump 22b.
そして、貯蔵室２１に貯蔵された溶液を溶液供給回収ポンプ２２ａによって試料室２２に供給しながら溶液循環ポンプ２２ｂによってバッファ室２３から試料室２２に供給速度よりも高速で溶液を循環させる。 - 特許庁 - Ribs 618 and 619 extended into the merging chamber 615 are provided on the connection part of the discharged water flow path 615, the overflowing water flow path 613 and the merging chamber 615, and buffer spaces 612a and 612b are provided in the space inside the merging chamber 615 further.
排水流路６１５及び溢水流路６１３と合流室６１５との接続部には合流室６１５内に延出したリブ６１８、６１９が設けられ、さらに合流室６１５内空間には緩衝空間６１２ａ、６１２ｂが設けられる。 - 特許庁 - The hair detergent contains (A) a dicarboxylic acid or hydroxydicarboxylic acid, (B) an organic solvent and (C) a sulfate residue- containing anionic surfactant and has pH 1-4 and buffer capacity of ≥0.005 gram equivalent/L and <0.2 gram equivalent/L in 10 wt.% aqueous solution.
次の成分(A)〜(C) (A) ジカルボン酸又はヒドロキシジカルボン酸 (B) 有機溶剤 (C) 硫酸残基を有するアニオン界面活性剤 を含有し、10重量％水溶液のpHが１〜４で緩衝能が0.005グラム当量／Ｌ以上0.2グラム当量／Ｌ未満である毛髪洗浄剤。 - 特許庁 - A reading control section 103 reads data from a disk 2 loaded in a disk drive 101 via a disk driver 102 and stores it on a shock-proof memory 104, and a reproduction processing section 106 reads the data from the shock-proof memory 104 via a data buffer 105 and reproduces it.
読出制御部１０３は、ディスクドライバ１０２を介して、ディスクドライブ１０１に装着されたディスク２から読み出したデータをショックプルーフメモリ１０４に格納し、再生処理部１０６は、データバッファ１０５を介してショックプルーフメモリ１０４からデータを読み出して再生する。 - 特許庁 - To provide an output signal for an LSI that can automatically and properly adjust a leading time/a trailing time of an output waveform and avoid an operation defect with respect to interface timing with an external component even when an external load capacity of an output buffer circuit is increased more than an expected capacity.
出力バッファ回路の外部負荷容量が予想以上に大きくなった場合でも、出力波形の立上がり時間／立下がり時間の値を自動的に適正に調整し、外部部品とのインターフェースタイミングに関する動作不具合を回避する。 - 特許庁 - The SiGe film 18 is composed of an SiGe buffer layer 18x, an SiGe gradient composition layer 18a and an upper SiGe layer 18b, with which a Ge content is almost fixed or change in the Ge content is smaller than that of the SiGe gradient composition layer 18a.
ＳｉＧｅ膜１８は、ＳｉＧｅバッファ層１８ｘと、ＳｉＧｅ傾斜組成層１８ａと、Ｇｅ含有率がほぼ一定又はＧｅ含有率の変化がＳｉＧｅ傾斜組成層１８ａよりも小さいＳｉＧｅ上部層１８ｂとによって構成されている。 - 特許庁 - To provide "a buffer memory device and a data transfer system" capable of transferring data so as to be independent from the operation frequency of data writing side and reading side and contributing to the absorption of an operation speed difference between devices in a system and improvement of a transfer speed.
データの書き込み側と読み出し側の動作周波数に依存しない形でデータ転送を可能にし、システム内のデバイス間の動作速度差の吸収、転送速度の向上に寄与することができる「バッファメモリ装置及びデータ転送システム」を提供すること。 - 特許庁 - The position of a defective sector and alternation data in the alternative processing directly before a buffer 10 is made to be in an underflow state during playback of an optical disk 12 are stored in a microcomputer 11 and the stored data are used to perform playback upon next and following playback.
光ディスク１２を再生中にバッファ１０がアンダーフロー状態になった直前の交替処理における欠陥セクタの位置と交替データをマイクロコンピュータ１１内に記憶しておき、次回以降の再生時には記憶したデータを使用して再生を行う。 - 特許庁 - To attain a low cost by the reduction of the number of elements, to secure the stability of an output action even when the fluctuation exists in manufacture process and, besides, to facilitate through rate adjustment in a through-rate control type output buffer circuit.
スルーレート制御型の出力バッファ回路に関し、素子数の低減化による低価格化を図ることができ、しかも、製造プロセスにばらつきがあっても、出力動作の安定性を確保することができ、更に、スルーレートの調整の容易化を図ることができるようにする。 - 特許庁 - When the oldest instruction among instructions stored in the reorder buffer is decided, a plurality of destination register names are outputted, a plurality of register name coincidence results are also outputted in order of an old instruction, and the number of retires is decided by a retire circuit 35.
リオーダバッファ３内に記憶されている中で一番古い命令を決定すると、デイステイネーションレジスタ名を複数個出力するとともに、レジスタ名一致検索結果が古い命令から順に複数個出力され、リタイア回路３５でリタイア数が決定される。 - 特許庁 - The receiver has at least one receiving component that receives the plurality of packets to generate a plurality of decoded signals, wherein the at least one receiving component is configured to receive one of the packets of encoded data from the transmitter to determine the level of transmission buffer.
受信機は、複数のパケットを受信して複数の復号信号を生成する少なくとも１つの受信構成要素を有し、該少なくとも１つの受信構成要素が、送信機からの符号化データのパケットの１つを受信して送信バッファのレベルを求める。 - 特許庁 - The video part outputted from the ring buffer device 4 and the voice part outputted from the translation means 3 to the other languages are synchronized by a reproduction synchronizing device 5 and video images and translated voice are respectively outputted from a receiver 9 and a speaker 7.
再生同期装置５によりリングバッファ装置４から出力される映像部分と他言語への翻訳手段３から出力される音声部分の同期をとり、それぞれ受像器９およびスピーカー７により映像および翻訳された音声を出力する。 - 特許庁 - By using the capsule 7 and by mounting the steering assist device 10 in a car body side member so as to make the buffer member 8 abut to a surface of the car body side member, vibration and sound generated in the steering assist device 10 are prevented from being transmitted to a car body side.
このカプセル７を用いて、車体側部材の表面に緩衝部材８が当接するように、操舵補助装置１０を車体側部材に取り付けることによって、操舵補助装置１０で発生する振動および音が車体側に伝わるのを防止する。 - 特許庁 - A smooth surface (a small surface with atom step density) in an atom level is formed at an upper surface section (top portion) 75a of a projection (mesa section) 75 or an exposure surface (bottom portion) 73a of a recess 73 by a heat treatment process, a buffer layer crystal growth process, or the like.
凸部（メサ部）７５の上面部（頂上部分）７５ａ、または、凹部７３の露出面（底部分）７３ａに、熱処理工程又はバッファ層結晶成長工程などにより、原子レベルで平滑な表面（原子ステップ密度の小さい表面）を形成する。 - 特許庁 - The OCR section 110 extracts a character part from the image data temporarily stored in the buffer memory section 6, recognizes characters from the character part, converts the characters into text data, and the kana conversion section 112 references the dictionary section 111 to convert the text data into kana letters.
ＯＣＲ部１１０は、バッファメモリ部６に一時記憶される画像データから文字部を抽出し、同文字部について文字認識を行うとともに、これをテキストデータに変換し、仮名変換部１１２は、辞書部１１１を参照してテキストデータを仮名に変換する。 - 特許庁 - The first unit 110 has a retaining part capable of retaining the second unit 120, and buffer parts 118 preventing the contact of the electrodes 133, 134, 143 and 144 with the first unit 110 in a state where the second unit 120 is retained by the retaining part.
第１ユニット１１０は、第２ユニット１２０を保持可能な保持部と、第２ユニット１２０が保持部によって保持された状態において上記電極１３３，１３４，１４３，１４４と第１ユニット１１０とが接触することを防止する緩衝部１１８とを有する。 - 特許庁 - An upper surface image reading address and a lower surface image reading address which are generated by the means 20 and 21 are decided by an effective area deciding means 50 with the designated area as the object and, then, an address read from a frame memory buffer 1 is controlled.
これらの手段２０、２１により生成された上面画像の読み出しアドレスと下面画像の読み出しアドレスを、有効領域判定手段５０において、指定された領域を対象に判定し、フレームメモリバッファ１から読み出すアドレスを制御する。 - 特許庁 - A mode set control circuit 56 controls an input/output buffer 54 in accordance with the control signal SE based on a trigger signal TR indicating finish of operation based on an operation command, and connects a mode set value control circuit 56 to any of registers 26, 28, 30.
動作コマンドに基づく動作の終了を示すトリガ信号ＴＲに基づき、モード設定制御回路５６は制御信号ＳＥに応じて入出力バッファ５４を制御し、レジスタ２６，２８，３０のいずれかにモード設定値記憶部５８を接続する。 - 特許庁 - A generated bit amount correction unit 5 increases or decreases the parameter 21 by an amount according, to a difference between an accumulation amount 41 of stream data outputted from a stream buffer 4 and the central value of the accumulation amount and outputs the result to the compressing/encoding unit 1, as a correction parameter 51.
発生ビット量補正部５は、ストリームバッファ４から出力されるストリームデータの蓄積量４１と蓄積量中心値の差分に応じた量でパラメータ２１を増減し、その結果を補正パラメータ５１として圧縮符号化部１に出力する。 - 特許庁 - A sequence control unit 24 gives sequence numbers to ordinary packets stored in a transmitting buffer 23, in such a manner as continuing the sequence number of the ordinary packet just transmitted previously on the basis of the sequence numbers stored in an ordinary packet information storing unit 25.
順序制御部２４は、通常パケット情報記憶部２５に記憶される順序番号に基づいて、送信用バッファ２３に記憶される通常パケットに、直前に送信された通常パケットの順序番号に連続するように、順序番号を付与する。 - 特許庁 - Then, the LON chips 31-31 transmit the network use recording information stored in the buffer memory 309 through the LON 21 to the information storage device 41 to be stored corresponding to a request from the information storage device 41 or the other LON chip.
そして、ＬＯＮチップ３１〜３７は、情報蓄積装置４１もしくは他のＬＯＮチップからの要求に応じて、バッファメモリ３０９に記憶されたネットワーク使用記録情報をＬＯＮ２１を介して情報蓄積装置４１に伝送して蓄積させる。 - 特許庁 - When data transfer is instructed, data designated by the data transfer instruction are read from the global volume 54, converted by a data conversion part 66, written in a relay buffer area 62 of the relay volume 56, and transferred via the inter-casing path 18 by remote copying.
データ転送が指示されると、グローバル用ボリューム５４からデータ転送指示で指定されたデータを読み出し、データ変換部６６で変換して中継ボリューム５６の中継バッファ領域６２に書込んでリモートコピーにより筐体間パス１８により転送する。 - 特許庁 - Then, using the output of the adding circuit 5, which is the adding signal of two detection means 3a and 3b, as a drive signal source of a driven shield, the driven shield 10 is connected between an output stage of the adding circuit 5 and input stages of buffer amplifiers 4a and 4b.
そして、ドリブンシールドの駆動信号源として、２つの検出手段３ａ，３ｂの加算信号である加算回路５の出力を用い、加算回路５の出力段とバッファアンプ４ａ，４ｂの入力段との間にドリブンシールド１０が接続される。 - 特許庁 - From DV data form the outside, voice data only are extracted by an AVI form voice data producing part 104, converted into an AVI form on the basis of the voice quantization bit number from the quantization bit number predicting part 105, and accommodated in a buffer memory 107.
外部からのＤＶデータをＡＶＩ形式音声データ生成部１０４により、ＤＶデータから音声データのみを抽出、量子化ビット数予測部１０５からの音声量子化ビット数に基づき、ＡＶＩ形式に変換しバッファメモリ１０７に格納する。 - 特許庁 - A quaternarizing part 12 converts image data outputted from an image reading part 11 into quaternarizing pixel data for extracting a high density character pixel,, a low density character pixel, a high density ground pixel and a low density ground pixel and they are stored in an image line buffer memory 13.
画像読み取り部１１から出力した画素データを４値化部１２で、濃度の濃い文字画素と、濃度の薄い文字画素と、濃度の濃い地肌画素と、濃度の薄い地肌画素とを抽出するための４値画素データに変換し、画像ラインバッファメモリ１３にため込む。 - 特許庁 - The Bluetooth module 15 is configured to include a buffer 17 and a converter 18, receives sound data from a sound source 14 of an apparatus provided externally and providing a digital output, and transmits the sound data to another Bluetooth module 16 provided with an inverse converter 19 and a loudspeaker 20.
本発明のブルートゥースモジュール15は、バッファ17と変換器18とを含んで構成され、外部に設けられたデジタル出力を有する機器の音源14からの音声データを受信して、逆変換器19、スピーカ20を備える他のブルートゥースモジュール16に音声データを送信している。 - 特許庁 - The denatured protein denatured by the protein stabilizing agent is renatured by adding the denatured protein to an amine-based buffer solution containing an oxidized glutathione and/or a reduced glutathione and thermally insulated after heating followed by leaving the system at rest at room temperature for a specified time or cooling it.
蛋白質可溶化剤で変性させた変性蛋白質を、酸化型グルタチオン及び／又は還元型グルタチオンを含み加熱して保温したアミン系緩衝液に添加した後、常温で所定時間静置させるか又は冷却して上記変性蛋白質を巻き戻す。 - 特許庁 - A re-encoder/re-quantizer (A) 4 and a re-encoder/re-quantizer (B) 5 perform switch terminal processing and the switch start processing to the video signals A and B on the basis of the correction information from the first and second buffer analyzers 3 and 6 respectively.
再符号化・再量子化器（Ａ）４および再符号化・再量子化器（Ｂ）５は、前記第１，２バッファ分析器３，６からの前記修正情報に基づいて、映像信号ＡおよびＢに対して、それぞれ、切替終端処置および切替開始処置を行う。 - 特許庁 - The delay lock circuit is composed of a clock unit delay line 1, an output clock unit driver 2, a delay mirror controller 3, a timing control unit 4, an encoder 5, an input clock unit buffer 64, and first, second and third multiplexers 61, 62, 63.
ディレイロック回路は、クロック単位ディレイ線１と、出力クロック単位ドライバー２と、ディレイミラー制御器３と、タイミング制御ユニット４と、エンコーダ５と、入力クロック単位バッファー６４と、第１、第２及び第３多重化装置６１、６２、６３とから構成される。 - 特許庁 - A data transfer control part 22 causes data to be read into the buffer from a memory cell subject to verification, and causes all stored data in latch circuits in each latch circuit group to be read into a corresponding common line as partial verification data, sequentially over a prescribed number of latch circuit groups.
データ転送制御部22は、ベリファイの対象のメモリセルからデータをバッファに読み出させ、所定数のラッチ回路群にわたって順次各ラッチ回路群中のラッチ回路が保持するデータの全てを対応する共通線に部分ベリファイデータとして読み出す。 - 特許庁 - A compressor 0102 that compresses data accumulated in a buffer memory 0101 into fixed-length coded data per the prescribed number of pixels (16×16) block, an image memory 0103 that accumulates coded data, and a control device 0100 that controls input and output of each device and timing of processing are provided.
バッファメモリ0101に蓄積された画像データを所定画素数(16×16)のブロック毎に固定長の符号データに圧縮する圧縮装置0102、符号データを蓄積する画像メモリ0103、各装置の入出力や処理のタイミングを制御する制御装置0100を備える。 - 特許庁 - A multiplex request section 22 makes a multiplex request of the DSM-CC data stream to a multiplex control circuit 20 on the basis of transmission restrictions such as tCDownloadScenario, DII time-out and DSI time-out received at its terminal 21 and a multiplex delay time in the buffer 12.
多重要求部２２は、端子２１を介して供給されるtCDownloadScenario、ＤＩＩタイムアウト、ＤＳＩタイムアウト等の伝送制約、及びバッファ１２での多重遅延時間に基づいて、多重制御回路２０に対してＤＳＭ−ＣＣストリームの多重要求を行う。 - 特許庁 - A corresponding apparatus is provided comprising circuitry configured to buffer write commands by characterizing each write command as being either a sequential write or a random write, and respectively appending data associated with sequential write commands in order to obtain a transfer block of a predetermined size.
対応する装置は各ライトコマンドを逐次ライトまたはランダムライトであるとして特徴づけ、予め定められたサイズの転送ブロックを得るために逐次ライトコマンドに関連するデータを付与することによりライトコマンドをバッファするように構成された回路を含む。 - 特許庁 - A connection having been previously aborted is stored, an abort threshold value of only the connection is shifted, the number of cells in a class buffer is counted for each connection, a threshold value is provided depending on the number of cells for each connection and cells by AAL5 frame are controlled to be aborted when this threshold value is exceeded.
前回破棄したコネクションを記憶しておき、そのコネクションのみ廃棄閾値をシフトするとともに、コネクション毎にクラスバッファ内のセル数を数えておき、コネクション毎のセル数により閾値を設け、この閾値を越えた場合にセルをＡＡＬ５フレーム毎に廃棄制御する。 - 特許庁 - In the chuck table of the laser beam machining apparatus, which is provided with the workpiece holding area, the workpiece holding area is made analogous to the workpiece and formed small, and a buffer groove is provided on the outer circumference of the workpiece holding area.
被加工物を保持する被加工物保持領域を備えたレーザー加工装置のチャックテーブルであって、被加工物保持領域が被加工物と相似形で小さく形成されており、該被加工物保持領域の外側周囲に緩衝溝が形成されている。 - 特許庁 - During loading program data, when inputted program data corresponds to a defective column, the data loading circuit loads pass data in a page buffer corresponding to the defective column instead of inputted program data utilizing defective column address information being previously stored.
プログラムデータをローディングする間、データローディング回路は入力されるプログラムデータが欠陥列に対応する場合は、予め格納された欠陥列アドレス情報を利用して前記欠陥列に対応するページバッファに入力プログラムデータに代えてパスデータをローディングする。 - 特許庁 - An output buffer 150 is the load which need not use all the voltages applied for this voltage boosting system as the driving voltage and its low-potential side electrification end which should normally be grounded is connected to the voltage supply end of the system power source 500.
出力バッファ１５０は、この昇圧システムにとって印加される電圧の全てを駆動電圧として利用する必要のない負荷であり、通常は接地電位とされるべきその低電位側給電端は、システム電源５００の電圧供給端に接続される。 - 特許庁 - In the output buffer circuit 100, a first conductive transistor TRA 1 and a second conductive transistor TRB 1 connected in series between first supply voltage and second supply voltage which is lower than the first supply voltage constitute an output transistor.
出力バッファ回路１００において、第１の電源電圧と、第１の電源電圧より低い第２の電源電圧との間に直列に接続された第１導電型トランジスタＴＲＡ１と第２導電型トランジスタＴＲＢ１は、出力トランジスタを構成する。 - 特許庁 - To switch laser power at a high speed during transfer from a reproduction mode to a writing mode in an optical disk driving device which suspends writing when a buffer memory capacity is at a fixed or lower level, and then resumes the writing from the suspended position.
バッファアンダーランエラーが生じないよう、バッファメモリが一定以下になったときに書き込みを中断し、その後に中断した位置から書き込みを再開する光ディスクドライブ装置において、再生モードから書き込みモードへの移行時に、高速にレーザーパワーを切り換える。 - 特許庁 - To provide impact-resistant structure constituted not to transmit impact acceleration to internal structure, regardless of the deformation quantity of a buffer element and the frequency characteristic of impact load when external structure having the internal structure receives the impact load from the outside.
内部構造を有する外部構造が外から衝撃荷重を受けたときに、緩衝要素の変形量とその衝撃荷重の周波数特性に関わらずその内部構造に衝撃加速度を伝えないように構成した耐衝撃構造を提供すること。 - 特許庁 - An MPEG 2 decoding section 115 decodes image data coded by the MPEG 2 system, outputs a baseband image to a video memory 117, outputs MPEG 2 decode information to a buffer 118, and outputs a quantization scale of each macroblock and generated bits to an MBComplexity calculation section 116.
MPEG２復号部１１５は、MPEG2方式で符号化された画像データを復号し、ベースバンドの画像を、ビデオメモリ１１７に出力し、MPEG２デコード情報を、バッファ１１８に出力し、各マクロブロックの量子化スケール、および発生ビットをMBComplexity算出部１１６に出力する。 - 特許庁 - The control signal voltage change adjustment circuit 59 adjusts a voltage change in a control signal SB1 so as to suppress the variations in the slew rate of the external output signal SC1 caused by the variations in the threshold voltage of the NMOS transistor 15 of the output buffer 8.
制御信号電圧変化調整回路５９は、出力バッファ８のＮＭＯＳトランジスタ１５のスレッショルド電圧のばらつきによる外部出力信号ＳＣ１のスルーレートのばらつきを抑制するように制御信号ＳＢ１の電圧変化を調整する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
