「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 413 414 415 416 417 418 419 420 421 .... 476 477 次へ＞- By disposing a plurality of nearly rectangular grooves or nearly circular hollows on a buffer portion at the skirt of the shadow mask, flexural strength of the skirt in the circular direction is made larger than that in the direction parallel to the tube axis and deformation on the principal plane of the shadow mask is avoided.
シャドウマスクのスカ−ト部に設けた緩衝部に複数の略長方形溝あるいは略円形窪を配列して、スカ−ト部の周方向の曲げ強度を管軸と平行方向の曲げ強度より強くし、シャドウマスク主面の変形を回避する。 - 特許庁 - Consequently, with a rubber bushing 50 fitted into concave portions 80 to 83 formed between the inside ribs 61 to 64 and the outside rib 70, the end of the rubber bushing 50 is prevented from externally falling down by a compressive force at the time when a head unit is mounted to the buffer tank 40.
これにより、内側リブ６１〜６４および外側リブ７０間に形成された凹部８０〜８３にゴムブッシュ５０を嵌め込んだ状態でバッファタンク４０にヘッドユニットを取付けるときの圧縮力によりゴムブッシュ５０の端部が外方へ倒れてることがない。 - 特許庁 - A first light emitting element, a second emitting element (equivalent to a light emitting element for monitor), a constant current source for supplying a fixed current to the second light emitting element, and a circuit (for example, equivalent to a buffer amplifier) for outputting a potential equal to an inputted potential are provided.
第１の発光素子と、第２の発光素子（モニター用発光素子に相当）と、第２の発光素子に一定の電流を供給する定電流源と、入力された電位と等しい電位を出力する回路（例えば、バッファアンプに相当）とを有する。 - 特許庁 - In a packet control part in the base station controller for receiving data from a high order device, when transferring reception data accumulated in an internal buffer are transferred to the call processing part, the accumulated data are not continuously transmitted but divided into a prescribed size or smaller every transfer cycle and transmitted.
上位装置からのデータを受信する基地局制御装置内のパケット制御部において、内部バッファに蓄積した受信データを呼処理部に転送する際、蓄積データを連続的に送信せず、転送周期毎に一定サイズ以下に分割して送信する。 - 特許庁 - While inputting an image read signal from a hand scanner to an A/D converting part 1 and converting the signal to a multilevel digital signal, a skip notification part 3 detects the presence/absence of a skip and when the skip is detected, a selector 4 is switched to the side of a line buffer 2 for multilevel images.
ハンドスキャナからの画像読み取り信号をＡ／Ｄ変換部１に入力して多値デジタル信号に変換しながら、スキップ通知部３はスキップの有無を検出し、スキップが検出されると、セレクタ４を多値画像用ラインバッファ２側に切り換える。 - 特許庁 - Therefore, the time required for overlapping the partial images of the fingerprint, a code, or a character original to form the composite images of the fingerprint, code, or character original can be shortened, and capacity of the buffer 102 storing the partial images of the fingerprint, code, or character original can be reduced.
指紋やコードあるいは文字原稿の部分画像を重ね合わせて指紋やコードあるいは文字原稿の合成画像を完成するまでの時間を短縮でき、指紋やコードあるいは文字原稿の部分画像を格納するバッファ102の容量を削減できる。 - 特許庁 - A retransmission control section 111 grasps the number of times of retransmission, in the TCP layer, of the TCP segment constituted of each of NRT data in an NRT retransmission buffer 108 based on the number of times of retransmission of the TCP segment and preferentially instructs transmission for NRT data with the great number of times of retransmission in the TCP layer.
再送制御部111は、前記TCPセグメントの再送回数を元に、NRT再送バッファ108内の個々のNRTデータが構成するTCPセグメントの、TCPレイヤにおける再送回数を把握し、TCPレイヤにおける再送回数の大きなNRTデータに対して優先的に送信指示を行う。 - 特許庁 - To prevent a user from being failed in photographing by informing the user about a state of a residual capacity of a buffer storing image data received continuously in the case of a consecutive shot mode where objects are consecutively shot at a high-speed because the user is unaware of less residual capacity.
高速連続撮影を行う連写モード時に、連続入力される画像データを蓄積するバッファの残容量の状態をユーザに通知することにより、残容量が少ないことを知らずに連写を行い、撮影を失敗することをなくす。 - 特許庁 - The resonance tunnel diode has a structure where a buffer layer 22, a sub-emitter layer 23, an emitter layer 24, a spacer layer 25, a first barrier layer 26, a well layer 27, a second barrier layer 28, an electron transit layer 29, and a collector layer 30 are laminated sequentially on a substrate 21.
共鳴トンネルダイオードは、バッファ層２２と、サブエミッタ層２３と、エミッタ層２４と、スペーサ層２５と、第１の障壁層２６と、井戸層２７と、第２の障壁層２８と、電子走行層２９と、コレクタ層３０とが、基板２１上に順次積層された構造からなる。 - 特許庁 - A mobile communication system comprises: a plurality of mobile stations; a control station for relaying packets destined to the mobile stations; and a base station for temporarily storing the packets transmitted from the control station into a buffer and transmitting the packets to the mobile stations.
移動通信システムは、複数の移動局と、前記複数の移動局宛てのパケットを中継する制御局と、前記制御局から送出された上記パケットを一時的にバッファに格納して前記複数の移動局に送出する基地局とから構成される。 - 特許庁 - To provide a data compression device, a data decompression device, a data compression method, and a data decompression method which can compress/decompress data with simple structure and simple processing by using storage means such as a plurality of PEs, a memory controller unit and a line buffer memory.
複数のＰＥとメモリコントローラ部とラインバッファメモリなどの記憶手段とを利用して簡単構成かつ単純な処理でデータを圧縮伸張することができるデータ圧縮装置、データ伸張装置およびデータ圧縮方法、データ伸張方法を提供する。 - 特許庁 - In the case that the stored data amount of the data buffer 43 becomes large exceeding an upper limit threshold A, the frequency of the reference clock of the reception side equipment is raised, a data read rate is accelerated, the data are read and the read data are transferred to a D/A conversion and audio amplifier part 21.
データバッファ４３の格納データ量が上限閾値Ａを超えて大きくなった場合、受信側機器の基準クロックの周波数を上げ、データの読み出し速度を上げてデータを読み出して、その読み出しデータをＤ／Ａ変換、オーディオアンプ部２１に転送する。 - 特許庁 - In this mode, a communication buffer DMAC 117 reads large capacity data stored in a main memory 104 not via the control of the controller CPU 102, temporarily stores the data in a communication SRAM 116, and transfers it to the engine CPU 103 of a data-receiving destination.
当該モードは、通信バッファＤＭＡＣ１１７が、メインメモリ１０４に格納されている大容量データを、コントローラＣＰＵ１０２の制御を介さないで読み出し、通信用ＳＲＡＭ１１６に一時的に格納し、データ受け取り先のエンジンＣＰＵ１０３に転送する。 - 特許庁 - When the reverse signal ϕR is set to 'H' with the select signal ϕS set to 'H' level, a signal outputted from a delay circuit 2 is inverted by inverters 12-14 and NAND elements 15-17 and outputted to a buffer 18.
セレクト信号φＳが“Ｈ”の状態である場合において、リバース信号φＲが“Ｈ”の状態とされると、ディレイ回路２から出力された信号はインバータ１２〜１４およびＮＡＮＤ素子１５〜１７によって反転されてバッファ１８に出力される。 - 特許庁 - The colloid-like solid adhering to a buffer layer surface that is a deposition film deposited by chemical bath deposition process is removed by at least one of ultrasonic cleaning using a plurality of ultrasonic waves with different frequencies and brush cleaning.
化学浴析出工程により析出された析出膜であるバッファ層表面に付着しているコロイド状固形物を周波数の異なる複数の超音波を用いた超音波洗浄およびブラシ洗浄の少なくとも一方の処理によって除去する。 - 特許庁 - A print data (SELDATA 1 and 2) corresponding to a 2 column 2 bit print buffer data and a 2 column 2 bit mask data is fetched from a table preset with 16 combinations and presence of large dot and small dor ink ejection is determined based on that data.
１６通りの組み合わせを予め設定したテーブルから、２カラム２ビットのプリントバッファデータと２カラム２ビットのマスクデータとに応じた印刷データ（ＳＥＬＤＡＴＡ１及び２）を入手し、このデータにより大ドット及び小ドットのインク吐出の有無を決定する。 - 特許庁 - A plate 34 is mounted on the compression chamber 16 side as a lid for each hole 31, and the plate 34 is screwed to the buffer piston 8 with a certain play and distance secured so as to be tightly fitted to and slid separably on the hole 31.
負圧防止用孔３１毎に、圧縮室１６側に蓋として板３４を設け、この板３４は、負圧防止用孔３１に対して密着及び開離自在に摺動できるように一定の遊び距離を確保した状態で、パッファピストン８にねじ止めする。 - 特許庁 - The liquid reagent for measuring the total protein in the liquid sample contains a protein measuring indicator having a chemical structure represented by the chemical formula 1, a formic acid buffer solution the pH of which is adjusted to 1.0-3.5 and a nonionic surfactant.
液体試料中の総蛋白質を測定するための液状試薬において、化学式１で示される化学構造を有する蛋白質測定用指示薬と、ｐＨを１．０〜３．５に調整したギ酸緩衝液と、非イオン性界面活性剤と、を含ませた。 - 特許庁 - A portable terminal 3 collects the RF-ID code 111 conserved in the buffer from the detection device 2 and confirms whether a detection device ID code corresponding to the collected RF-ID code 111 of the delivery object 1 is registered in a data storage part 32 or not.
携帯端末３は、バッファに保存されたＲＦ−ＩＤコード１１１を検出装置２から収集しその収集した配送物１のＲＦ−コード１１１に対応した検出装置ＩＤコードがデータ蓄積部３２に登録されているかどうかを確認する。 - 特許庁 - A clock CLK is applied to flip-flops 5a, 5b as resistor circuits into which output data from a test circuit 4 are input together with a circuit block 3, and an output signal changing synchronously with the clock CLK is inputted into a buffer circuit 6 as a test object circuit.
回路ブロック３と共に、テスト回路４の出力データが入力されるレジスタ回路としてのフリップフロップ５ａ、５ｂには、クロックＣＬＫが印加され、クロックＣＬＫに同期して変化する出力信号は、テスト対象回路としてのバッファ回路６に入力される。 - 特許庁 - The scanning direction 300 of the excimer laser is made the same as the L length direction (current direction) of the transistor (TFT) 210 forming a buffer in a vertical scanner 200, in the ELA crystallizing process of an active matrix organic EL display 100.
アクティブマトリクス型有機ＥＬ表示装置１００のＥＬＡ結晶化工程においてエキシマレーザのスキャン方向３００と、垂直スキャナ２００内のバッファを形成するトランジスタ（ＴＦＴ）２１０のＬ長方向（電流が流れる方向）が同方向になるようにする。 - 特許庁 - Data transferred to a lower device control circuit 10 from a host device 1 via a host device control circuit 2 are transferred to a data processing means 60 and simultaneously stored in a B buffer of a data storing means 80 through a bypass mode data transfer line 50.
上位装置１から上位装置制御回路２を経由して下位装置制御回路１０に転送されたデータはデータ処理手段６０に渡されると同時にバイパスモードデータ転送路５０を通してデータ格納手段８０のＢバッファに格納される。 - 特許庁 - Correlation value between digital I and Q signal strings stored in a received signal buffer 105 and a known symbol string inserted into a prescribed position is calculated in a vector operation, and receiving timing is first estimated in the sampling rate unit at a position where the value becomes maximum.
受信信号バッファ１０５に蓄積されたディジタルのＩ、Ｑ信号列と、所定の位置に挿入されている既知シンボル列との相関値をベクトル演算により求め、その値が最大となる位置により、まずサンプリングレート単位での受信タイミング推定を行う。 - 特許庁 - To provide a semiconductor integrated circuit which processes data from a recording medium having a file structure that includes a group of extents arranged so as to reduce buffer capacity in a reproduction device and enables the reproduction device to achieve quick access to each extent easily.
再生装置内のバッファ容量を削減可能に配置されたエクステント群を含み、かつ再生装置に各エクステントへの迅速なアクセスを容易に実現させることができるファイル構造を持つ記録媒体からのデータを処理する半導体集積回路を提供する。 - 特許庁 - The method and the apparatus determine the generation of at least one non-APSD station in the WLAN, and when at least one non-Automatic Power Save Delivery (APSD) station is found, then maintains a legacy power saving buffer for each non-APSD station.
この方法および装置は、前記ＷＬＡＮ内の少なくとも１つの非ＡＰＳＤステーションの発生を判定し、少なくとも１つの非自動パワー・セーブ送達（ＡＰＳＤ）ステーションが見つかったとき、各非ＡＰＳＤステーションについてレガシー・パワー・セービング・バッファを維持する。 - 特許庁 - The LOD structure 26 has a buffer region 44 having a lower concentration than that of the drain region 40 at a boundary part between the barrier region 42 and drain region 40 to make gentle impurity concentration variation between the barrier region 42 and drain region 40.
当該ＬＯＤ構造２６には、ドレイン領域４０より低濃度のバッファ領域４４が、バリア領域４２とドレイン領域４０との境界部分に設けられ、バリア領域４２とドレイン領域４０との間の不純物濃度変化を緩やかにする。 - 特許庁 - To provide a buffer sheet for adsorptive fixation having heat resistance, air permeability and flexibility by forming anti-static fluorine resin coating film on the non-woven fabric base to give a porous sheet and providing a permeable adhesive layer on one side face.
この発明は、基材の織布に帯電防止性を有するフッ素樹脂被膜を形成して多孔質シートとし、その片面に通気性を有する粘着剤層を設けて、耐熱性、通気性、柔軟性を有する吸着固定用緩衝を得ようとするものである。 - 特許庁 - The microprocessor 100 includes a memory 3 having instructions stored therein, a CPU 1 for performing pipeline processing of fetched instructions, and a prefetch buffer 2 which reads ahead instructions in a request address from the CPU 1 and a plurality of following addresses from the memory and stores them therein.
マイクロプロセッサ１００は、命令を格納するメモリ３と、フェッチした命令をパイプライン処理するＣＰＵ１と、ＣＰＵ１からの要求アドレスおよびそれに後続する複数のアドレスの命令をメモリ３から先読みして格納するプリフェッチバッファ２とを備える。 - 特許庁 - The synchronization multiplex driver 31 identifies a communication mate from the identification information, accumulates the data in a buffer during the waiting time, and transfers the multiplex data to the TCP socket 123 or the bus driver 124 by the synchronization signal to be transmitted to the mating board via the bus 17.
同期多重化ドライバ３１は、識別情報から通信相手を識別して待ち時間中にバッファにデータを蓄積し、同期信号により、多重化データをＴＣＰソケット１２３又はバスドライバ１２４に渡し、バス１７を介して相手ボードに送信する。 - 特許庁 - A thin film transistor having a floating island region and a base region between the source and drain regions of an active layer is disposed in a buffer circuit for requesting a high withstand voltage and a rapid operating speed of various type circuits for constituting peripheral drive circuits 101, 102.
また、周辺駆動回路１０１、１０２を構成する各種回路の内、高い耐圧と速い動作速度を要求するバッファ回路には、活性層のソース／ドレイン領域間に浮島領域およびベース領域を有する構成でなる薄膜トランジスタを配置する。 - 特許庁 - When a signal DQS is outputted neither from an information processing section 11 of a semiconductor device 10 nor from an external device 20, a control circuit 105 turns on a pull-down resistor RD 103 and fixes the input of an input buffer gate 102 to "0" level.
半導体装置１０の情報処理部１１および外部デバイス２０のどちらからも信号ＤＱＳが出力されないときには、制御回路１０５がプルダウン抵抗ＲＤ１０３をオンにして入力バッファゲート１０２の入力を“０”レベルに固定する。 - 特許庁 - The well 3 is washed with the buffer solution 64 containing no biopolymer 62, under the condition where the magnetic substance fine particle 60 is attracted by a magnet from an under side of the nonmagnetic substrate 2, so as to remove the biopolymer 62 not coupled with the probe 61.
そして、非磁性体基板２の下方から磁石で磁性体微粒子６０を引き寄せた状態で、生体高分子６２を含まないバッファ溶液６４でウェル３を洗浄し、プローブ６１に結合しない生体高分子６２を取り除くことができる。 - 特許庁 - At this time, at least time map information as management information for managing data reproduction is periodically recorded as backup in a prescribed area of the hard disk from a buffer memory 52, and when restored after service interruption, the backed up time map information is utilized.
この時データ再生を管理するための管理情報としての、少なくともタイムマップ情報は、バッファメモリ５２から定期的にハードディスクの所定領域に、バックアップとして記録され、停電後の復帰時には、このバックアップされているタイムマップ情報が利用される。 - 特許庁 - The output buffer circuit 1 includes a timing adjusting circuit TA for generating a fourth signal G to be outputted to an output circuit 30 by delaying a phase of fall timing in start-up of a power source for a second signal D outputted from a second level converter 10b.
出力バッファ回路１は、第２レベルコンバータ１０ｂから出力される第２信号Ｄの電源立ち上げ時における立ち下がりタイミングを遅相させ、出力回路３０に出力する第４信号Ｇを生成するタイミング調整回路ＴＡを備える。 - 特許庁 - The data relay device 10 receives from an optional bus a data frame with the data ID for specifying data frame contents added thereto, attaches transmission source channel information for identifying a bus of a transmission source to the data frame and makes a main buffer 15 holds the data frame.
データ中継装置１０は、データフレーム内容を特定するためのデータＩＤが付加されたデータフレームを任意のバスから受信し、このデータフレームに送信元のバスを識別するための送信元チャンネル情報を付加し、このデータフレームをメインバッファ１５に保持させる。 - 特許庁 - When the nozzle 47 sprays the rinse liq. at a high pressure on the substrate G, the box-like cover 50 forms a rinse film having a buffer action enough to prevent the damage to the substrate G while a resist remaining on the substrate is removed.
そして、リンス液のリンス液噴射ノズル４７から基板Ｇに向けてリンス液を高圧で噴射する際、ボックス状のカバー５０により形成されるリンス液の膜の緩衝作用により基板Ｇの損傷を防止しつつ基板上に残存したレジストを除去する。 - 特許庁 - To attain seamless reproduction, without causing contradiction in overflow and underflow at connection of a VBV buffer in the case of reproduc tion, even when new MPEG image data is appended to the midway or at the end of MPEG image data having already been recorded.
既に記録されているＭＰＥＧ画像データの途中から、もしくは末尾から新たなＭＰＥＧ画像データを追加記録した場合でも、再生時にＶＢＶバッファの接続にオーバーフローやアンダーフローの矛盾が生じることなく、シームレスな再生を可能とする。 - 特許庁 - As a result, the N-type clad layer 6, the MQW active layer 7 and the P-type clad layer 8 are grown only on the respective buffer layers 5, and an element isolation groove 4 for separating the respective semiconductor light-emitting elements 3 is of necessity formed between them.
その結果、各バッファ層５上のみに、Ｎ型クラッド層６、ＭＱＷ活性層７およびＰ型クラッド層８を成長させることができ、各半導体発光素子３間に、それらを分離するための素子分離溝４が必然的に形成される。 - 特許庁 - A resolution conversion circuit 105 outputs a pixel signal of one line of the output video with resolution different from that of the input video by using a pixel signal stored in the line buffer 101-k (k=1 to N) according to the horizontal synchronizing signal HSYNC_N of the output video.
解像度変換回路１０５は、出力映像の水平同期信号ＨＳＹＮＣ＿Ｎに応じ、ラインバッファ１０１−ｋ（ｋ＝１〜Ｎ）に記憶された画素信号を用いて、入力映像と異なる解像度の出力映像の１ライン分の画素信号を出力する。 - 特許庁 - The decoration pattern control board 30 can receives the performance display command, etc., from the sub-control board 35 by initializing the serial interface 303, so that the subsequent performance display commands from the sub-control board 35 are received and stored in a command reception buffer.
装飾図柄制御基板３０は、シリアルインタフェース３０３が初期化されることによりサブ制御基板３５からの演出表示コマンド等の受信が可能となり、これ以降サブ制御基板３５からの演出表示コマンドは受信してコマンド受信バッファに蓄積する。 - 特許庁 - A buffer device 10 is provided with: a reception circuit 110; a memory 1(120) and a memory 2(130) for storing received data 112; a control circuit 200 for controlling data write and read to/from the memory 1 and the memory 2; and a transmission circuit 150.
バッファ装置１０は、受信回路１１０と、受信したデータ１１２を記憶するためのメモリ１（１２０）及びメモリ２（１３０）と、メモリ１及びメモリ２に対するデータの書き込み及び読み出しを制御する制御回路２００と、送信回路１５０と、を含む。 - 特許庁 - When the delay more than a permissible value is generated in transmission, the range of screen which is rewritten in the past is specified from the range data indicating rewriting range and the latest screen information is acquired from a buffer for screen displaying about the specified range and transmitted.
伝送に許容値以上の遅延が発生したときは、書換範囲を示す範囲データから過去に書き換えられた画面の範囲を特定し、この特定した範囲について画面表示用のバッファから最新の画面情報を取得して送信するようにする。 - 特許庁 - A stream-disassembling circuit 24 outputs the AAU stream from an input buffer 22 to an expansion processing circuit 28 as it is, and outputs allocation information and scale factor selection information, which are included in the AAU stream, to an allocation arithmetic circuit 26.
ストリーム分解回路２４は、入力バッファ２２からのＡＡＵストリームをそのまま伸長処理回路２８に出力すると共に、そのＡＡＵストリームに含まれるアロケーション情報及びスケールファクタ選択情報をアロケーション演算回路２６に供給する。 - 特許庁 - To provide a data backup control system which reduces the backup of intermediate memory contents other than check point images by providing a function for storing the addresses of a main memory backed up after a check point just before by adding a status bit to a backup address buffer.
バックアップアドレスバッファにステータスビットを付加することにより、直前のチェックポイント以降にバックアップした主記憶のアドレスを記憶する機能を持たせ、チェックポイントイメージ以外の中間的なメモリ内容のバックアップを減少させるデータバックアップ制御方式を提供すること。 - 特許庁 - The first channel of a multi-channel parallel circuit 100, which is a parallel signal receiving circuit of one integrated circuit, is provided with an amplifier 111 for receiving an input signal, a buffer 112 for sending an output signal and an output level fixing circuit 113.
一つの集積回路の並列信号受信回路である多チャンネル並列回路１００の第１チャンネルでは、入力信号を受ける増幅器１１１、出力信号を送出するバッファー１１２、および出力レベル固定回路１１３を備えている。 - 特許庁 - The write start position of a CDR 40 is detected in a WBL detection circuit 48, and data read from the buffer 46 are expanded so as to write the EFM signals including the margin bits from the position, then supplied to a strategy circuit 36 and written to the CDR 40.
ＣＤＲ４０の書き出し位置をＷＢＬ検出回路４８で検出し、その位置からマージンビットを含むＥＦＭ信号が書き込まれるようにバッファ４６から読み出したデータを伸長した後ストラテジー回路３６に供給し、ＣＤＲ４０に書き込む。 - 特許庁 - The data set is read to an internal buffer by a DMA and simultaneously read to an image processing means from there, the RGB data are subjected to processing corresponding to the attribute, and the processed data are written in the memory again by the DMA and outputted as data for imaging to a printer engine.
そのデータセットをＤＭＡで内部バッファに読込み、そこから同時にイメージ処理手段へ読出し、属性に対応した処理をＲＧＢデータに対して行い、処理後のデータをＤＭＡでメモリに再び書き込み、作像用のデータとしてプリンタエンジンに出力する。 - 特許庁 - A semiconductor device has an IGBT cell including a base region 14 and an emitter region 15 that are formed in an n-type drift layer 11, and a p-type collector layer 12 disposed below the drift layer 11 via an n-type buffer layer 13.
半導体装置は、ｎ−型のドリフト層１１に形成されたベース領域１４およびエミッタ領域１５と、ドリフト層１１の下にｎ型のバッファ層１３を介して配設されたｐ型のコレクタ層１２とにより構成されるＩＧＢＴセルを有している。 - 特許庁 - A power supply control circuit 12 controls the power supply voltage of the level shift circuit 11 so as to exceed the sum of the power supply voltage of the output buffer circuit 10 and the threshold voltage of the MOS transistors in a partial period of a recovery/reuse cycle in the charge recovery circuit 13.
電源制御回路１２は、電荷回収回路１３における回収・再利用のサイクルの一部期間において、レベルシフト回路１１の電源電圧が出力バッファ回路１０の電源電圧とＭＯＳトランジスタの閾値電圧との和を超えるように制御する。 - 特許庁 - When a transfer timing of a color component comes, a DMA 112 reads compressed band code data in the memory 108 as required on the basis of the positional information table, and makes a band buffer 116 store band code data acquired by expansion of an expander 114.
色成分の転写タイミングが到来した場合には、ＤＭＡ１１２は、位置情報テーブルに基づいて、メモリ１０８内の圧縮バンド符号データを随時読み出し、伸張器１１４の伸張によって得られたバンド符号データをバンドバッファ１１６に記憶させる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
