「buffer」を含む例文一覧(23848)
＜前へ 1 2 .... 418 419 420 421 422 423 424 425 426 .... 476 477 次へ＞- An inverse DCT circuit 14 reads DCT factors of non-zero rows and non-zero columns wherein one and the same row/column has non-zero DCT factors from a buffer memory 13 to apply one-dimensional DCT processing to the DCT factors.
逆ＤＣＴ回路１４は、ゼロ／否ゼロ判定回路１９からの行ゼロフラグと列ゼロフラグと否ゼロフラグに基づいて、同じ行又は同じ列に０ではないＤＣＴ係数がある否ゼロの行及び列のＤＣＴ係数をバッファメモリ１３から読み出して、１次元ＤＣＴ処理を行う。 - 特許庁 - The cellular membrane composition is a cellular membrane component for making a protein targeted in a membrane synthesized by a cell-free protein synthetic method migrate onto a membrane structure or into the membrane structure and prepared into a buffer solution composed of the following (a) and/or (b).
無細胞タンパク質合成法により合成された膜に標的化されるタンパク質を、膜構造体上または膜構造体中に移行させるための細胞性膜成分であって、以下の（ａ）および／または（ｂ）の構成からなる緩衝溶液中に調製された、細胞性膜組成物。 - 特許庁 - The automobile is equipped with a plurality of fuel gas tanks 14, 16, extending along the longitudinal direction of the vehicle, under a center tunnel part 12a of a floor panel 12, and the fuel gas tanks 14, 16 adjacent in the longitudinal direction of the vehicle are mutually connected via a buffer member 90.
複数の燃料ガスタンク１４，１６が車両前後方向に沿って延びる状態でフロアパネル１２のセンタートンネル部１２ａ下に搭載されており、車両前後方向に隣接する燃料ガスタンク１４，１６同士が緩衝部材９０を介して連結されている。 - 特許庁 - The memory interface is provided with one or more nonvolatile buffers 422 constituted to buffer data for a reading operation, and a table memory 426 constituted to display one or more addresses associated with the data buffered by one or more nonvolatile buffers 422.
メモリインターフェースは、読み出し動作のためにデータをバッファリングするように構成された１つ又は複数の揮発性バッファ(422)と、１つ又は複数の揮発性バッファ(422)にバッファリングされたデータに関連付けられた１つ又は複数のアドレスを示すように構成されたテーブルメモリ(426)とを備えることができる。 - 特許庁 - A Pachinko game machine 1 is provided with a relay board 100C having a diode 30 between the main board 100A and a sub board 100B, and the reception interface 112 of the sub board 100B is provided with a resistor 113, a buffer 115 and a filter 116 for setting the L level of control signals in the order.
パチンコ機１は、主基板１００Ａとサブ基板１００Ｂとの間に、ダイオード３０を備えた中継基板１００Ｃを備え、サブ基板１００Ｂの受信インターフェース１１２に、制御信号のＬレベルを設定するための抵抗１１３、バッファ１１５、フィルタ１１６を順に備えている。 - 特許庁 - Following data is stored in a reception data queue 2 and the trailing data buffer means 44, and the data request from the decoding and display control part 5 is responded to with data while detecting upper and lower limits of the queue 42 by detection means 45 and 46 to requesting temporary stop/restart of data delivery.
後続のデータを受信データキュー４２と末尾データバッファ手段４４に格納し、キュー４２の上位／下位のリミットを各検出手段４５，４６で検出してデータ配信の一時停止／再開を要求しつつ、復号・表示制御部５からのデータ要求に対してデータ応答する。 - 特許庁 - According to modulation data in the playing data, a modulating mechanism part MOD is driven and a buffer member 37 abuts on and separates from the resonance plate PL with strength corresponding to the level (pulse width) of the driving current to control the vibration state of the resonance plate PL, thereby imparting the effect of modulation etc.
また、演奏データ中のモジュレーションデータに基づいて変調機構部ＭＯＤが駆動され、駆動電流の強さ（パルス幅）に応じた強さで緩衝部材３７が共鳴プレートＰＬに接離することで、共鳴プレートＰＬの振動状態が制御され、変調等の効果が付与される。 - 特許庁 - A control part 102 decides whether the input character string is registered in a correction history registration part 104, and when the character string is registered in the correction history registration part 104, the input buffer 101 is instructed to output a corrected character string associated with the character string.
制御部１０２は、入力された文字列が修正履歴登録部１０４に登録されているか否かを判別し、修正履歴登録部１０４に登録されている文字列である場合には、その文字列に関連付けられた修正文字列を出力するよう入力バッファ１０１へ指示する。 - 特許庁 - Since a margin of a current mirror circuit supplying a mirror current to the pull-up dummy buffer in the pentode region operation is high and the current mirror precision can be ensured even at a low output voltage, the impedance of the pull-up and pull-down output buffers matches the resistance of the externally mounted resistor with high precision.
プルダウン用ダミーバッファ１３にミラー電流を流すカレントミラー回路の５極管領域動作のマージンは大きいため、出力電圧低下時にも電流ミラー精度を確保してプルアップ及びプルダウン用出力バッファのインピーダンスを精度良く前記抵抗値に合わせ込むことができる。 - 特許庁 - The setting part 17 sets delay quantity and outputs the delay quantity to the delaying part 12 in order to accomplish signal change in the SDRAM 5 after 1.5 reference clock CLK by referring to results obtained by sampling the input signal from the buffer 13 in an input signal sampling part 16.
遅延量設定部１７は、双方向バッファ１３からの入力信号を入力信号サンプリング部１６でサンプリングした結果を参照して、ＳＤＲＡＭ５に１．５基準クロックＣＬＫ後に信号変化を到達させるために、遅延量を設定して可変量遅延部１２に出力する。 - 特許庁 - This method for producing the lactic acid has a process for culturing lactic acid bacteria in a lactic acid bacterium-proliferating culture medium containing saccharides, vitamins, amino acids, and mineral and a process for producing the lactic acid by adding the cultured lactic acid bacteria to a buffer solution containing the saccharides.
糖類、ビタミン類、アミノ酸類及びミネラルを含有する乳酸菌増殖用培地で乳酸菌を培養する工程と、糖類を含有する緩衝液に、培養した乳酸菌を添加して乳酸を生産させる工程と、を備えた乳酸の生産方法を提供する。 - 特許庁 - To increase time for a user to select data after exchanging disks without increasing a buffer capacity when copying the data on two or more optical disks to one of optical disks through a buffering means without temporarily saving the data in an external recording means.
複数の光ディスクのデータを外部記録手段に一時保存せずバッファリング手段を介して、１枚の光ディスクへコピーする場合において、ディスク交換後にユーザーに与えられるデータ選択可能な時間を、バッファ容量を増加させずに、ユーザーに与えるデータ選択時間を増やすことを課題とする。 - 特許庁 - To obtain an efficient node and a primitive parameter required for the node based on a PDCP structure by providing the novel PDCP structure including a PDCP SDU buffer for stably operating a PDCP when the PDCP carries out an LSR operation.
ＰＤＣＰがＬＳＲ動作を遂行する時、ＰＤＣＰが安定的に動作するようにＰＤＣＰ ＳＤＵバッファーを有する新しいＰＤＣＰ構造を提供して、前記ＰＤＣＰ構造に基づいて効率的な節次および該節次に必要なプリミティブ（Ｐｒｉｍｉｔｉｖｅ）およびパラメータを提供すること。 - 特許庁 - In the light emitting element formed by interposing a light-emitting substance containing layer between a pair of electrodes, a buffer layer made of a composite material for a light-emitting element, including aromatic hydrocarbon containing at least one vinyl skeleton and metal oxide in part of the light-emitting substance containing layer is provided.
一対の電極間に発光物質を含む層が挟持されてなる発光素子において、発光物質を含む層の一部に、ビニル骨格を少なくとも一つ含む芳香族炭化水素および金属酸化物とを含む発光素子用複合材料で形成されたバッファー層を設ける。 - 特許庁 - This image decoder is shown in the figure, where an input buffer 2 that stores coded image data, plural decoding means that decode the image data, a control means that controls each decoding means, and a decode memory 5 that stores the image data decoded by each decoding means are provided.
符号化された画像データを保持する入力バッファと、前記画像データを復号する複数の復号化手段と、各復号化手段を制御する制御手段と、前記復号化手段で復号された画像データを保持するデコードメモリとを備えた画像復号化装置及が示されている。 - 特許庁 - When generation of a specified development error is detected during bit map development of a writing object at a writing object writing section 132, both the developed bit map on an arbitrary page and error information for the specified development error are stored on an output buffer 112.
描画オブジェクト描画部１３２によるによる描画オブジェクトのビットマップ展開中に、所定の展開エラーが発生したことを検知した場合に、展開された任意のページのビットマップと所定の展開エラーに対するエラー情報を共に出力バッファ１１２上に格納する構成を特徴とする。 - 特許庁 - To enhance the reliability as a device that interruption of data is not generated even in the writing and the connecting of data and that data having higher quality are made to be regularly reproduced almost compatible with each other in a reproducer which is provided with a buffer memory and has a shock-proof function.
バッファメモリを備えてショックプルーフ機能を有する再生装置において、データの書き繋ぎについてもその途切れが無いようにすることと、より高品質なデータが定常的に再生されるようにすることを、ほぼ両立させ、機器としての信頼性を向上させる。 - 特許庁 - The information reproducing device has an engine 100 to obtain video/audio contents from a disk D2, an ENAV engine 200+internet connector 211 to obtain ENAV contents from the disk D2 or to obtain another ENAV contents from a server 500 via a communication line, and a buffer manager 204.
ディスクＤ２からビデオ／オーディオコンテンツを取得する再生エンジン１００と、ディスクＤ２からＥＮＡＶコンテンツを取得し、あるいは通信回線を介してサーバ５００から別のＥＮＡＶコンテンツを取得するＥＮＡＶエンジン２００＋インターネット接続部２１１と、バッファ・マネージャ２０４を備える。 - 特許庁 - To provide an apparatus and a method for controlling cache of hard disk devices, the objects of which are to provide the hard disk device that quickly responds to a read out command and also to avoid a fragmented memory state of data that reflects the cache data stored in a cache buffer in the past.
ハードディスク装置のキャッシュを制御する方法および装置に関し、読み出しコマンドに対しより速く応答するハードディスク装置を提供し、かつ、キャッシュ・バッファに以前から記憶されているキャッシュ・データを考慮してデータが断片化された状態で記憶されるのを回避することを目的とする。 - 特許庁 - A communication apparatus 101 includes: a transmission/reception controller 111 for performing data transmission/reception control between with an opposite apparatus 201 with which a session has been established; and a transmission buffer 121 and a secondary memory device 122 for tentatively storing transmission data to be transmitted to the opposite apparatus.
本発明における通信装置１０１は、セッションが確立された対向装置２０１との間におけるデータ送受信制御を行う送受信制御部１１１と、対向装置に対して送信する送信データを一時的に記憶する送信バッファ１２１及び二次記憶装置１２２と、を備える。 - 特許庁 - Then, by receiving a screen refresh command from the external controller 40, rewrite processing of pixel data is performed based on the display data stored in the buffer memory 32, without interposition of a vertical synchronous signal V_sync in data transmission to and from the external controller 40, under driving of a driver IC 3.
そして、外部コントローラ４０から画面リフレッシュコマンドを受けることで、ドライバＩＣ３による駆動の下に、外部コントローラ４０との間におけるデータ伝送に垂直同期信号Ｖ_syncが介在しなくても、バッファメモリ３２に格納した表示データを基に画素データの書き換え処理を行う。 - 特許庁 - The transmitter 1 sets up transmittable data size (window size) which can be transmitted by the transmitter 1 itself while considering not only the free capacity of a receiving buffer in the receiver 2 but also a communication band secured in the channel 3 and its communication delay time.
この場合において、送信装置１では、受信装置２の受信バッファの空き容量だけでなく、通信路３に確保された通信帯域、およびその通信遅延時間をも考慮して、送信装置１が送信することのできる送信可能データサイズ（ウインドウサイズ）が設定される。 - 特許庁 - To provide a page buffer operation method of a nonvolatile memory device which allows error occurrence to be reduced and copy back program time to be shortened in the case of data transmission between latches, by performing a copy back program using only any one of latch sections included in page buffers.
ページバッファ内に含まれたラッチ部のいずれか一つのみを用いてコピーバックプログラムを行うことにより、ラッチ間のデータ伝送の際にエラー発生を無くし且つコピーバックプログラム時間を短縮させることが可能な不揮発性メモリ装置のページバッファ動作方法を提供する。 - 特許庁 - The above specimen-preparing process S2 comprises an amplifying process for preparing a PCR product by PCR-amplifying the DNA fragment, a powder-producing process for drying the obtained PCR product to make DNA powder and a mixing process for dissolving the DNA powder in a buffer solution.
前記試料調製工程Ｓ２は、ＤＮＡ断片をＰＣＲ増幅してＰＣＲ産物を調製する増幅工程と、得られたＰＣＲ産物を乾燥してＤＮＡ粉末とする粉末生成工程と、得られたＤＮＡ粉末を緩衝液に溶かす混合工程とを含む。 - 特許庁 - To improve transfer performance of data and to solve a problem produced in writing incorrect data or transferring it to a host, by directly writing data into a nonvolatile memory and directly reading data from the nonvolatile memory without accumulating data in a buffer memory.
バッファメモリにデータをためることなく、不揮発性メモリに直接データを書き込み、また不揮発性メモリから直接データを読み出すことにより、データの転送性能を向上させると共に、誤ったデータが書き込まれたりホストに転送されたりすることによる不都合を解消する。 - 特許庁 - This pressure governing means 20 produces intermediate pressure between the pressure in the vacuum container 1 and external pressure in the duct 10, which serves as a kind of buffer zone in terms of pressure, so that the degree of vacuum in the vacuum container 1 is held constant.
この圧力調整手段２０により、管路１０内部は、真空容器１内部圧力と外部圧力との中間の圧力とされることで、当該管路１０が圧力の観点からみた一種の緩衝地帯として働き、真空容器１内部の真空度が一定に保たれる。 - 特許庁 - To prevent the increase in DC drift of an optical waveguide element in which opening part formed by etching a buffer layer and exposing the primary face of a substrate is located at least between electrodes on which a DC bias is applied for the purpose of controlling an operating point.
バッファ層をエッチングして基板の主面を露出することにより形成される開口部が、少なくとも動作点制御のためにＤＣバイアスが印加される電極を構成する電極間に位置する構造を有する光導波路素子の、ＤＣドリフトの増大を防止する。 - 特許庁 - To realize data reproduction with fidelity by reliably avoiding the overflow and underflow of a jitter buffer in data communication conducted by storing data other than voice to a voice packet in a voice communication system for transmitting/receiving the voice packet via an IP network to carry out a speech.
ＩＰ網を介して音声パケットを送受して通話を行う音声通信システムにおいて、音声以外のデータを音声パケットに格納してデータ通信を行うにあたり、ジッタバッファでのオーバーフロー及びアンダーフローを確実に回避してデータの忠実な再生を可能にする。 - 特許庁 - The method includes decision of a wiring path among blocks of the purpose specifying integrated circuit, examination of the wiring path so as to obtain transmission line replacement candidates, and automatic selection every transmission line replacement candidate between a line with a buffer to execute wiring path and the transmission line.
本方法は、用途特定集積回路のブロック間の配線経路を決定すること、伝送線路置換候補を得るために配線経路を細かく調べること、および、伝送線路置換候補ごとに、配線経路を実現すべきバッファ付き線か伝送線路を自動的に選択することを含む。 - 特許庁 - A serial interface device includes a first signal terminal 104 shared as a data transmission terminal and a second control signal terminal, a second signal terminal 105 shared as a data reception terminal and a first control signal terminal, and four buffer amplifiers 107, 108, 110 and 111.
シリアルインターフェース装置において、データ送信端子と第２の制御信号端子とを共用化してなる第１の信号端子１０４と、データ受信端子と第１の制御信号端子とを共用化してなる第２の信号端子１０５と、４個のバッファアンプ１０７，１０８，１１０，１１１とを含む。 - 特許庁 - The address setting part 4 sets the address of the picture data to be outputted from the information on the read coordinates provided by the coordinate setting part 3 and the information on the coordinate positions of each area provided by the area setting part 2, and instructs graphic memory 5 to output the address via a buffer 6.
アドレス設定部４では、座標位置設定部３より与えられる読み出し座標の情報と領域設定部２より与えられる各領域の座標位置に関する情報から、出力する画像データのアドレスを設定し、バッファ６を介して出力するようにグラフィックメモリ５に指示する。 - 特許庁 - To provide a laver acid treatment agent which is rendered a phosphorus-free formulation to prevent an adverse affect on the laver growth environment, and excels in buffer capacity to extremely reduce the variablity of pH, exhibits the acid treatment effect to a maximum, and can surely exterminate miscellaneous algae, bacteria and the like from laver.
リンが含まれない配合として海苔生育環境への悪影響を防ぎ、且つ緩衝能に優れｐＨ変化が極めて少なく、酸処理効果を最大限に発揮して海苔から雑藻類や細菌等を確実に防除できる海苔酸処理剤を提供する。 - 特許庁 - Then, it reflects only normal operation results of a starting system to a standby system by transferring input-output information stored in the buffer 3a so far to the processor system of the standby system when the timer 3b detecting a fault such as program runaway is cleared normally.
そして、プログラム暴走等の障害を検出するウォッチ・ドッグ・タイマ３ｂが正常にクリアされた時点で、それまでにバッファ３ａに蓄えられた入出力情報を待機系のプロセッサシステムに転送することによって、起動系の正常動作結果のみを待機系に反映する。 - 特許庁 - Since the collision energy when the first pin 62a collides with the side face of a first cam groove 63a (bend section 63b) can be reduced, the collision energy of the first pin 62a can be reduced without providing a buffer mechanism on the first cam groove 63a.
これにより、第１ピン６２ａが第１カム溝６３ａ（屈曲部６３ｂ）の側面に衝突する際の衝突エネルギを小さくすることができるので、第１カム溝６３ａに緩衝機構を設けることなく、第１ピン６２ａの衝突エネルギを小さくすることができる。 - 特許庁 - While the multiplexing processing part 210 supplied with encoded video data/sound data from the video/sound buffers 242 and 252 executes the MUX processing, the multiplexing processing part 210 executes the DEMUX processing of TS data stored in the TS buffer 222 to generate the encoded video data/sound data.
映像・音声バッファ２４２、２５２から符号化映像データ・音声データが供給され多重化処理部２１０はＭＵＸ処理を実行する一方、多重化処理部２１０はＴＳバッファ２２２に蓄積されたＴＳデータのＤＥＭＵＸ処理を実行して符号化映像データ・音声データを生成する。 - 特許庁 - A CRC provision section 10 executes arithmetic operation to generate a CRC bit at every time coding object data are received and stores data in (K-1) bits less than that of a constraint length K of a convolution code from a head of coding object data by one bit to a buffer 12.
ＣＲＣ付与部１０は、符号化対象データが入力する毎にＣＲＣビット作成のための演算を実行すると共に、符号化対象データの先頭から畳み込み符号の拘束長Ｋより１ビット少ない（Ｋ−１）ビットのデータをバッファ１２に記憶する。 - 特許庁 - A data buffer 3 receives a data input signal when the writing instruction signal WE is received, and drives the corresponding one of the bit lines BL and amplifies a minute reading signal transmitted to one of the bit lines BL to output a data output signal when the reading instruction signal RE is received.
データバッファ３は、書き込み指示信号ＷＥを受けたときにデータ入力信号を受け、それぞれ対応するビット線ＢＬを駆動するとともに、読み出し指示信号ＲＥを受けたときにビット線ＢＬに伝達される微小な読み出し信号を増幅してデータ出力信号を出力する。 - 特許庁 - To prevent a mismatched frame from being generated when an overflow occurs in a receiving buffer and the part of a packet is defected in a radio system for recombining the frame based on sequential information at a reception side by dividing the frame into the packet, imparting the sequential information, and transmitting from a transmission side.
フレームをパケットに分割し順序情報をつけて送信側から送信し、受信側で順序情報に基づいてフレームを再合成する無線システムにおいて、受信バッファにオーバーフローが発生して一部のパケットが欠損したときに、不整合フレームの発生を防止する。 - 特許庁 - A picture start code detection part 131 detects an input timing of leading data of a picture from a TS packet inputted to a buffer 11, and a counter 132 outputs a timing signal when leading data of the picture are inputted 30 times, whereby an input timing of one-second data is detected.
ピクチャスタートコード検出部１３１は、バッファ１１に入力されるＴＳパケットからピクチャの先頭データの入力タイミングを検出し、カウンタ１３２は、ピクチャの先頭データが３０回入力された時点でタイミング信号を出力し、これにより１秒分のデータの入力タイミングが検出される。 - 特許庁 - The engine unit 20 has a downside supported part 22 rotatably attached to a pivot shaft 109 and making possible a swing of the engine unit 20 around the pivot shaft 109, and an upside supported 23 connected to a vehicle body frame through the link mechanism 60 and the buffer 50.
エンジンユニット２０は、ピボット軸１０９に回動可能に取り付けられ当該ピボット軸１０９を支点とするエンジンユニット２０の揺動を可能にする下側被支持部２２と、リンク機構６０と緩衝器５０とを介して車体フレームに接続される上側被支持部２３とを有する。 - 特許庁 - In an interface system for Serial Advanced Technology Attachment (SATA) having a fast data access function and a method for the system, a memory of the system can be extended by a user, and the memory is used as a buffer or a cache between a SATA device and a south-bridge chip.
高速データアクセス機能を有するシリアルアドバンストテクノロジーアタッチメント（ＳＡＴＡ）のインターフェースシステム及びそのための方法であって、このシステムのメモリは、ユーザによって拡張されることが出来、そのメモリは、ＳＡＴＡデバイスとサウスブリッジチップ間でバッファやキャッシュとして使用される。 - 特許庁 - A TS reproduction section 4 includes a data buffer 22a that temporarily stores a data stream DTS and provides an output of a data packet DTP for each unit of transmission packets, a dummy data generating section 22b that generates dummy data DMY in compliance with the MPEG 2 standards, and a data selector 22c.
ＴＳ再生部４は、データストリームＤＴＳを一時的に蓄積して、伝送パケット単位ごとにデータパケットＤＴＰとして出力するデータバッファ２２ａと、ＭＰＥＧ２規格に従ったダミーデータＤＭＹを生成するダミーデータ生成部２２ｂと、データセレクタ２２ｃとを含む。 - 特許庁 - Background level prediction processing 306 predicts the background level of an attentional area by referring to background levels of an attentional area corresponding section stored as a peripheral section adjacent to an attentional area in a background level buffer 303 and determined in the preceding line and its right and left adjacent sections.
地肌レベル予測処理３０６では、注目領域に隣接する周辺区間として地肌レベルバッファ３０３に保持されている前ラインで決定された注目領域対応区間とその左右隣接区間の地肌レベルを参照し注目領域の地肌レベルを予測する。 - 特許庁 - Each voltage sensor measures both end voltages of each cell constituting each cell group at a predetermined period, and, when it receives a command from the control unit, transmits to the control unit a measurement result according to the command, of a plurality of past measurement results stored in a buffer memory.
各電圧センサは、所定の周期で各セルグループを構成する各セルの両端電圧を測定するものであって、コントロールユニットからコマンドを受信したとき、バッファメモリに格納されている過去複数回分の測定結果の内、該コマンドに応じた測定結果をコントロールユニットに送信する。 - 特許庁 - A slow scan second order moment data set by low speed scan is generated (235) by receiving a current scanline of image data, updating column sums for a set of rotation angles by using scanlines within a buffer comprising a band having a predetermined number B of scanlines.
低速走査による２次モーメントデータセットは、画像データのうちの最新の走査線を受け取って、所定の本数であるＢ本の走査線を有する帯域を備えるバッファ内における走査線を用いて回転角度のセットについての列合計を更新して、生成する（２３５）。 - 特許庁 - The packet buffer FIFO memory device includes a writing means for writing the writing packet data in the memory while specifying a writing address, a reading means for sequentially reading the packet data from the memory while specifying a reading address and a state control means for performing the FIFO control for the writing means and the reading means.
書き込みパケットデータについて書き込みアドレスを指定しつつメモリへの書き込みをなす書込み手段と、読み出しアドレスを指定しつつメモリからパケットデータを順次読み出す読出し手段と、書込み手段と読出し手段についてFIFO制御をなす状態制御手段と、を含む。 - 特許庁 - A first phase comparison circuit 20a compares a first intermediate signal X1 set to a target phase state with an Hϕ1 signal via an inverter 24a and strengthens the load drive capability of an output buffer 9a when the Hϕ1 signal is delayed.
目標とする位相状態に設定された第１中間信号Ｘ１と、インバータ２４ａを介したＨφ１信号とを第１の位相比較回路２０ａで比較を行なって、Ｈφ１信号が遅延している場合には出力バッファ９ａの負荷駆動能力を強める。 - 特許庁 - At least a positive feedback oscillation loop comprises the differential amplifier 21 for oscillation, the differential amplifier 23 for a feedback buffer wherein output terminals Q1 and Q2 are terminated from the outside by emitter termination resistors R1 and R2, the voltage-controlled phase shifting circuit 4a and the SAW resonator 5.
少なくとも、発振用差動増幅器２１，外部からエミッタ終端抵抗Ｒ１，Ｒ２により出力端子Ｑ１，Ｑ２が終端された帰還バッファ用差動増幅器２３，電圧制御型移相回路４ａ，ＳＡＷ共振子５とにより正帰還発振ループが形成されている。 - 特許庁 - A CPU 3 of the recorder 1 detects a state of the recorder 1, and delays a data transfer timing of the receiving buffer 4a from the serial interface circuit 2 on the basis of the judgement result, thereby controlling to transmit a control signal for controlling a data reception timing from the host to the host.
記録装置１のＣＰＵ３は、記録装置１の状態を判断し、その判断結果に基づいて、シリアルインタフェース回路２から受信バッファ４ａのデータ転送タイミングを遅延させることで、ホストからのデータ受信タイミングを制御する制御信号のホストへの送信を制御する。 - 特許庁 - The damage preventive fitment (5) comprises mounting parts (10) mounted in frames (2), (2) made of steel embedded in the outer wall material (1), and a buffer (11) contacted with a separate outer wall material (1) to be superposed on the outer wall material (1) to prevent a contact of the frames (2), (2) with the separate material (1).
この破損防止具(５)は、外壁材(１)に埋設した鋼製フレーム(２)(２)に装着される装着部(10)と、外壁材(１)に重なる別の外壁材(１)に当接して、その別の外壁材(１)への鋼製フレーム(２)(２)の接触を防止する緩衝部(11)とを備えている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
