「etch」を含む例文一覧(916)

<前へ 1 2 3 4 5 6 7 8 9 10 11 .... 18 19 次へ>
  • By co-injecting or premixing the deposition or etch precursor gas and film purification compound prior to injection, the deposition or etch process may be optimized with respect to growth/etch rate and achievable material purity.
    付着前駆体ガスまたはエッチング前駆体ガスと膜純化化合物との同時注入または噴射前の予混合によって、成長/エッチング速度および達成可能な材料純度に関して、付着プロセスまたはエッチング・プロセスを最適化する。 - 特許庁
  • BACK-CHANNEL-ETCH TYPE THIN-FILM TRANSISTOR, SEMICONDUCTOR DEVICE AND MANUFACTURING METHODS THEREOF
    バックチャネルエッチ型の薄膜トランジスタ、半導体装置、及びこれらの製造方法 - 特許庁
  • To provide a method for monitoring improved an etch process in manufacturing an integrated circuit.
    集積回路の製造において改善されたエッチング処理のモニタリング技術。 - 特許庁
  • To selectively etch silicon and silicon oxide by a set of apparatus.
    1台の装置でシリコンと酸化シリコンとを選択的にエッチングできるようにする。 - 特許庁
  • ALUMINUM FOIL FOR ELECTROLYTIC CAPACITOR HAVING SUPERIOR ABILITY TO ETCH, AND ITS MANUFACTURE
    エッチング性に優れた電解コンデンサー電極用アルミニウム箔地およびその製法 - 特許庁
  • To device a device for uniformly etch the surface of a glass substrate to a thin thickness.
    厚さを薄く、表面を均一にガラス基板を食刻する装置を提供する。 - 特許庁
  • A resist mask 7 is formed and sequentially a taper-shaped opening 9 is formed in a high resistance interconnection area consisting of the Al alloy film 5 by a dry etch or a wet etch (B).
    レジストマスク7を形成し、続いてドライエッチング又はウェットエッチングによりAl合金膜5の高抵抗配線領域部分にテーパー形状の開口部9を形成する(B)。 - 特許庁
  • To provide a method of measuring an etch pit density capable of measuring an etch pit density, without being affected by the flatness of a crystal face in a semiconductor single crystal.
    半導体単結晶における結晶面の平坦度に左右されずにエッチピット密度を正確に測定できるエッチピット密度の測定方法を提供すること。 - 特許庁
  • To uniformly etch a semiconductor film used for a semiconductor device properly in a plane.
    半導体装置に用いられる半導体膜を面内で均一性よくエッチングする。 - 特許庁
  • The chlorine/oxygen-based plasmas provide good selectivity with high etch rates for Ir and PZT layers and low etch rates for the hard mask.
    塩素/酸素系のプラズマは、Ir及びPZT層に対して高いエッチング速度かつハードマスク(360)に対して低いエッチング速度を有する良好な選択性を提供する。 - 特許庁
  • An etch mask is formed on an interlayer insulation layer to define bit line trenches.
    エッチマスクは、ビット線トレンチを規定するために、層間絶縁層上に形成される。 - 特許庁
  • An etching process is performed to etch the spacer layer 460 so that spacers may remain at sidewalls of a pattern structure of the mold mask pattern 450, and to etch the mask layer 432 in the second region.
    モールドマスクパターン450のパターン構造物の側壁に複数のスペーサが残留するようにスペーサ層460をエッチングし、第2領域でマスク層432をエッチングする。 - 特許庁
  • To effectively etch front and rear surfaces of a wafer and effectively utilize a wafer.
    ウェーハの表裏面のエッチングを効果的にでき、かつウェーハの有効活用が図れる。 - 特許庁
  • To provide a method for etching features in an etch layer, and a conditioning for a patterned pseudo-hardmask of amorphous carbon or polysilicon disposed over the etch layer.
    エッチング層内に特徴をエッチングするための方法であって、エッチング層の上に配されたアモルファスカーボン又はポリシリコンのパターン化疑似ハードマスクに対するコンディショニングを提供する。 - 特許庁
  • A channel layer 3 and an etch stop layer 8 at least are sequentially formed on a semiconductor substrate 1, and InGaP having an In composition ratio of 0.66-0.9 is used as the etch stop layer 8 of the field effect compound semiconductor device where a gate electrode 10, which is in Schottky contact with the etch stop layer 8, is formed on the etch stop layer 8.
    半導体基板1上に、少なくとも、チャネル層3及びエッチングストッパ層8が順次設けるとともに、、前記エッチングストッパ層8上に該エッチングストッパ層8とショットキー接触するゲート電極10を設けた電界効果型化合物半導体装置の前記エッチングストッパ層8としてIn組成比が0.66〜0.9のInGaPを用いる。 - 特許庁
  • A first mask film and a third mask film have substantially equal etch rates.
    第1のマスク・フィルムおよび第3のマスク・フィルムは、実質的に等しいエッチング速度を有する。 - 特許庁
  • The side surface of the memory gate 115 in contact with the control gate 126 is formed by etch back.
    コントロールゲート126と接するメモリーゲート115の側面をエッチバックにより形成する。 - 特許庁
  • Operation of the etching processing in a stable plasma region enables use of a timed etch end point.
    安定プラズマ領域でエッチング処理を行うと、時限エッチング終了点を使用できる。 - 特許庁
  • METHOD FOR ETCHING HARD-TO-ETCH MATERIAL AND METHOD AND DEVICE FOR MANUFACTURING SEMICONDUCTOR EMPLOYING IT
    難エッチ材のエッチング方法及びそれを用いた半導体製造方法及び装置 - 特許庁
  • To form a contact hole having a high aspect ratio, and to suitably etch a low-permittivity film.
    高アスペクト比のコンタクトホールを形成する、及び低誘電率膜を良好にエッチングする。 - 特許庁
  • Preferred underlying coating compositions can exhibit enhanced etch rates in plasma etchants.
    好ましい下層被覆組成物は、プラズマエッチ中で高められたエッチ速度を示すことができる。 - 特許庁
  • To improve the uniformity in an etch rate by discharging oxygen from a focus ring.
    フォーカスリングから酸素を放出させることによって、エッチレートの均一性を改善する。 - 特許庁
  • Furthermore, this method uses acetic acid etching liquid to etch the GaInP cap layer 6.
    更に、酢酸エッチング液を用いて、GaInPキャップ層6をエッチングする方法である。 - 特許庁
  • To provide an ITO etching solution which will not etch molybdenum or cause deposit to stick.
    モリブデンをエッチングせず、かつ析出物が固着しないITOエッチング溶液を提供する。 - 特許庁
  • To provide a semiconductor memory device having a local etch stopper and a method of manufacturing the semiconductor memory device.
    局部エッチストッパーを有する半導体メモリ素子及びその製造方法を提供する。 - 特許庁
  • IN-SITU POST ETCH PROCESS TO REMOVE REMAINING PHOTORESIST AND RESIDUAL SIDEWALL PASSIVATION
    残存フォトレジスト及び残留側壁パッシベーションを除去する、その場でのポストエッチング工程 - 特許庁
  • ETCHING METHOD FOR ETCHING MATERIAL HARD TO ETCH, METHOD OF MANUFACTURING SEMICONDUCTOR USING THE SAME, AND SEMICONDUCTOR EQUIPMENT
    難エッチ材のエッチング方法及びそれを用いた半導体製造方法及び装置 - 特許庁
  • METHOD AND APPARATUS FOR CLEANING DEPOSITION CHAMBER PARTS USING SELECTIVE SPRAY ETCH
    選択スプレー式エッチングを使用して堆積チャンバ部分をクリーニングするための方法及び装置 - 特許庁
  • Depending on the etch selectivity, a lens shape is formed with sloped sidewalls.
    エッチングの選択性に依存して、勾配のある側壁を有するレンズ形が形成される。 - 特許庁
  • Upon application of actinic radiation, the hot melt composition is cured to form an etch resist.
    化学線の適用の際に、このホットメルト組成物は硬化してエッチングレジストを形成する。 - 特許庁
  • The oxygen plasma strips the etch mask from the wafer and removes residual sidewall passivation.
    酸素プラズマは、エッチングマスクをウエハから剥離させ、残留側壁パッシベーションを除去する。 - 特許庁
  • The etch stopper layer 19 can be etched with a strong acid or a strong alkali.
    エッチングストップ層19は、強酸や、強アルカリなどでウエットエッチングが可能な層である。 - 特許庁
  • Consequently, the semiconductor layer of the sample 10 is etched and etch pits are produced on the surface of the semiconductor layer.
    これにより、試料10の半導体層はエッチングされ、その表面にエッチピットが出る。 - 特許庁
  • The non-ionic excited species such as hydrogen radical and fluorine radical are used to perform a channel etch process.
    水素ラジカルやフッ素ラジカルなどの非イオン性励起種でチャネルエッチ工程を実施する。 - 特許庁
  • To provide compositions and methods for removal of etch residue from electronic devices.
    電子デバイスからのエッチ後残留物の除去のための組成物及び方法を提供する。 - 特許庁
  • Furthermore, the ground worked layer 13 is used as a mask to etch, for example, an Al film 12.
    更に、下地の被加工層13をマスクとして、例えば、Al膜12をエッチングする。 - 特許庁
  • There is a strategic jump in germanium and concentration from the buffer side of the interface to the etch-stop material, such that the etch-stop layer is considerably more resistant to the etchant.
    界面のバッファサイドからエッチング停止物質にかけて、エッチング停止層がエッチング剤に対して非常に抵抗力があるように、ゲルマニウムおよび濃度において計画的な飛躍を行う。 - 特許庁
  • Using measuring information (for example, critical dimensions (CD), layer thickness) provided ex-situ on the etch process combining with in-situ monitoring (for example, spectroscopic, interference measurement, scattering measurement, and reflectivity measurement) which is performed during the etch process, the etch process may be monitored.
    エッチング処理の間に実施されたインサイチューモニタリング(例えば、分光、干渉計測、散乱計測、反射率計測など)と組合せて、エッチング処理に対してエクスサイチューで提供された測定情報(例えば、限界寸法(CD)、層の厚さなど)を用いて、エッチング処理がモニタリングされても良い。 - 特許庁
  • Also, the method for forming a via cavity in a double corrugated interconnecting structure includes forming an etch stop layer on the present interconnecting structure, forming a dielectric layer on the etch stop layer, etching a portion of the dielectric layer to form a via cavity therein, exposing a portion of the etch stop layer, and etching the etch stop layer to extend the via cavity.
    また、バイア空洞を二重波状形状相互接続構造に形成する方法は、現存の相互接続構造上にエッチング止め層を形成し、エッチング止め層上に誘電体層を形成し、誘電体層の一部分をエッチングしてバイア空洞を誘電体層に形成しエッチング止め層の一部分を露出し、エッチング止め層をエッチングしてバイア空洞を拡張することを含む。 - 特許庁
  • Due to the different etch rates in the preparative layer, the sidewall surface of the aperture is bellows-shaped.
    予備層のエッチングレートの違いから開口の側壁面にじゃばら形状が形成される。 - 特許庁
  • To etch a silicon-containing film at a high rate without any residue while suppressing etching of a base film.
    下地膜のエッチングを抑制しつつ、シリコン含有膜を残渣無く、かつ高レートでエッチングする。 - 特許庁
  • The polysilicon film 15 existing on the outside of the contact hole 4 is then removed by etch back (Fig.(b)).
    次に、エッチバックにより、コンタクトホール4外に存在するポリシリコン膜15が除去される(図2(b))。 - 特許庁
  • An etch stop layer 16 and silicon wafers 10, 12 forming an epitaxial layer 18 on it are provided.
    エッチストップ層16と、その上にエピタキシャル層18を作成したシリコンウエハ10,12を準備する。 - 特許庁
  • The process (2) is to etch the copper foil 2 adhered by the process (1) to form a predetermined mesh pattern 20.
    (2)工程(1)で貼り合わせた銅箔2をエッチングして所定のメッシュパターン20を形成する。 - 特許庁
  • Then, etch back is performed and the interlayer insulation film 7 is allowed to remain only on the surface of the gate electrode 5.
    ついで、エッチバックを行い、ゲート電極5の表面にのみ層間絶縁膜7を残す。 - 特許庁
  • The etch stop layer increases linearity of the FET and does not degrade the flow of electrons in the HBT.
    エッチストップ層はFETの線形性を増大させ、HBTの電子の流れを低下させない。 - 特許庁
  • Accordingly, if an etch-back is done by wet-etching, a space formed of a projection is produced.
    そのため,ウェットエッチングによるエッチバックを行うと,突起形状をなすスペースが形成される。 - 特許庁
  • The Al film is etch-removed from unwanted parts such as the lens array's surface, etc., thus forming the interconnect line 28.
    Al膜は、レンズアレイ表面等、不要部分からエッチング除去され、配線28が形成される。 - 特許庁
  • A method of selectively dry etch tantalum and a tantalum nitride film is provided.
    本発明は、タンタル及び窒化タンタル膜を選択的にドライ・エッチングするための方法を説明する。 - 特許庁
  • Next, first side walls 35 are formed on the side walls of the support holes by using an etch back method.
    次に、エッチバック法を用いて、支持体穴の側壁に第1サイドウォール35を形成する。 - 特許庁
<前へ 1 2 3 4 5 6 7 8 9 10 11 .... 18 19 次へ>

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.