「etch」を含む例文一覧(916)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 18 19 次へ＞- The pattern R1 is used as a mask to etch the film F to be treated, and a pattern F1 is formed on the film F to be treated (Fig.5(c)).
パターンＲ１をマスクとして被処理膜Ｆをエッチングし、被処理膜ＦにパターンＦ１を形成する（図５（ｃ））。 - 特許庁 - Thus the second and the third color layers 46 and 50 can be simultaneously planarized by one etch-back step.
これにより、１回のエッチバック工程で第２及び第３の着色層４６，５０を同時に平坦化することができる。 - 特許庁 - Thus the second and the third color layers 46, 50 can be simultaneously planarized in one etch-back step.
これにより、１回のエッチバック工程で第２及び第３の着色層４６，５０を同時に平坦化することができる。 - 特許庁 - The CD measurements may be utilized to adjust the etch process, thereby improving the accuracy and repeatability of device fabrication.
このＣＤの測定値は、エッチングプロセスを調整するために利用され、デバイス製造の精度及び反復性を改善する。 - 特許庁 - To etch the rear surface of a semiconductor wafer while forming an etching solution in which reagent solutions are always mixed in a desired ratio.
常に所望の割合に混合されたエッチング液を生成して半導体ウェーハの裏面のエッチングを行うようにする。 - 特許庁 - USE OF F-BASED GATE ETCH TO PASSIVATE HIGH-K/METAL GATE STACK FOR DEEP SUBMICRON TRANSISTOR TECHNOLOGY
ディープサブミクロントランジスタ技術用のｈｉｇｈ−ｋ／金属ゲートスタックをパッシベートするためのＦベースのゲートエッチングの使用 - 特許庁 - VERTICAL LIGHT EMITTING DIODE (VLED) HAVING N-TYPE CONFINEMENT STRUCTURE WITH ETCH STOP LAYER AND METHOD OF FABRICATION
エッチング停止層を有するｎ型閉じ込め構造を備える垂直型発光ダイオード（ＶＬＥＤ）及びその製造方法 - 特許庁 - Then the sample 10 is taken out of the reaction tube 21, and the density of the etch pits is observed under a SEM.
そののち、試料１０を反応管２１から取り出し、半導体層のエッチピット密度をＳＥＭにより観察する。 - 特許庁 - To etch selectively and easily the material film of a high dielectric constant in a manufacturing method of a semiconductor device.
半導体装置の製造方法において、高誘電体材料膜を選択的に容易にエッチングできるようにすること。 - 特許庁 - To etch a Cu layer and a base layer by one treatment during reactive ion etching with iodine as a principal.
ヨウ素を主体として反応性イオンエッチング時に、Ｃｕ層及び下地層を一回の処理でエッチングできるようにする。 - 特許庁 - A photomask is fabricated by locally etching a mask layer, by using a photoresist layer as an etch mask.
フォトマスクはフォトレジスト膜をエッチングマスクとして使用してマスク膜を局所的にエッチングすることによって製造される。 - 特許庁 - Such cements are self-etching, thereby avoiding the need to carry out a separate acid etch step.
このようなセメントは自己エッチングであることによって、別の酸エッチングステップを実施する必要性を回避することができる。 - 特許庁 - To etch layers to be etched that are masked by mask layers in a predetermined pattern width, while making each pattern width of the mask layer uniform.
マスク層の各パターン幅を揃えつつ，マスク層によってマスクされる被エッチング層を所定のパターン幅にエッチングする。 - 特許庁 - The pattern altered part 21 is then removed and the spacer film 14 is used as a mask to etch the mask film 12 and the processed film 11.
そして、パターン変質部２１を除去し、スペーサ膜１４をマスクとしてマスク膜１２と被加工膜１１をエッチングする。 - 特許庁 - To provide an etching method for a substrate which can remarkably reduce the generation of foreign matter and can satisfactorily etch a substrate.
異物の発生を大幅に低減して基板を良好にエッチングすることができる基板のエッチング方法を提供する。 - 特許庁 - When an SiC growth layer 4 is epitaxially grown on the surface of the etch pit 1b in such a condition that portions grown in the side wall parts of the etch pit 1b are brought into contact mutually, the dislocation is prevented from being transferred to the SiC growth layer 4.
そして、その表面に、エッチピット１ｂの側壁部に成長した部分同士が互いに接触する条件にてＳｉＣ成長層４をエピタキシャル成長させることで、ＳｉＣ成長層４に転位が引き継がれないようにする。 - 特許庁 - The manufacturing method has a GP etch processing for forming the gate electrode of a MOS transistor, a SW etch processing for forming sidewalls in the side walls of the gate electrode, and an anneal processing for performing an anneal processing, after forming the gate electrode and the side walls.
ＭＯＳトランジスタのゲート電極を形成するＧＰエッチ処理工程と、ゲート電極の側壁にサイドウォールを形成するＳＷエッチ処理工程と、ゲート電極およびサイドウォールの形成後にアニール処理を行うアニール処理工程とを有している。 - 特許庁 - The method includes etching a dielectric layer to form a cavity therein, exposing an etch stop layer located beneath the cavity, and etching the exposed etch stop layer to extend the cavity, exposing a conductive feature in a present interconnecting structure.
本方法は、誘電体層をエッチングしてそこに空洞を形成し下に位置するエッチング止め層を露出し、露出したエッチング止め層をエッチングして空洞を拡張し、現存の相互接続構造における導電形状特徴を露出することを含む。 - 特許庁 - On the semiconductor substrate (10), a stack is deposited which includes a layer (14) made of a first etch stop material, a layer (16) made of an insulation material having the low dielectric constant, and a layer (18) made of a second etch stop material, via a layer (12) of insulation material.
半導体基板（10）の上に絶縁物質の層（12）を介して第１のエッチストップ物質からなる層（14）と低い誘電率を有する絶縁物質からなる層（16）および第２のエッチストップ物質からなる層（18）からなるスタックを堆積する。 - 特許庁 - To provide a method for forming element isolation forming element isolation on a semiconductor substrate without the need to provide an etch back process.
エッチバック工程を設けなくても半導体基板に素子分離を形成することができる素子分離形成方法を提供する。 - 特許庁 - The pattern N1 and sacrifice film G are used as a mask to etch the processing film F to form a pattern F1 on the processing film F (Fig.7(g)).
パターンＮ１と犠牲膜Ｇをマスクとして被処理膜Ｆをエッチングし、被処理膜ＦにパターンＦ１を形成する（図７（ｇ））。 - 特許庁 - To etch a silicon-containing film such as a silicon film or a silicon oxide film at a high rate without leaving residues, while suppressing etching of a base film.
下地膜のエッチングを抑制しつつ、シリコン又は酸化シリコンのシリコン含有膜を残渣無く、かつ高レートでエッチングする。 - 特許庁 - To etch a silicon nitride film formed on a substrate to be processed with high stability and without producing dust.
被処理基板上に形成されたシリコンナイトライド膜を、高い安定性の下で、しかも発塵の少ない状態にてエッチングする。 - 特許庁 - The FET further includes a semiconductor layer of a second type situated under and in direct contact with the second segment of the etch stop layer.
ＦＥＴはエッチストップ層の第２の部分の下に直接接して位置する第２のタイプの半導体層をさらに含む。 - 特許庁 - To etch an InP layer by a dry etching method in a more stable state without inviting a rise in the cost.
コストの上昇を招くことなく、より安定した状態でＩｎＰの層がドライエッチング法によりエッチングできるようにする。 - 特許庁 - To provide a method of growing an artificial quartz crystal for obtaining a wafer of a low etch channel density and an artificial quartz crystal by the same.
エッチチャンネル密度の低いウェハーを得るための人工水晶育成方法及びこれによる人工水晶を提供する。 - 特許庁 - To provide a method of optimizing the etch resistance of a substrate material in a plasma processing system including a plasma processing chamber.
プラズマ処理チャンバを含むプラズマ処理システムにおいて、基材のエッチングに対する耐性を最適化する方法を提供する。 - 特許庁 - To etch the bottom face of an ink pool well and to block a refined thin-film mask pattern at the opening of the ink pool.
インクプール底面のエッチングを良好に行い、かつ、インクプール開口部の微細形状薄膜マスクパターンを塞ぐことを可能とする。 - 特許庁 - MULTI-STEP DEP-ETCH-DEP (DEPOSITION-ETCHING-DEPOSITION) HIGH-DENSITY PLASMA CHEMICAL VAPOR DEPOSITION PROCESS FOR FILLING DIELECTRIC GAP
誘電ギャップ充填用のマルチステップ堆積・エッチング・堆積（ＤＥＰ−ＥＴＣＨ−ＤＥＰ）高密度プラズマ化学気相堆積プロセス - 特許庁 - To provide a cleaning method for cleaning the inside of a device which films or etch a material containing alkaline-earth metal.
アルカリ土類金属を含む材料を成膜またはエッチングする装置の内部をクリーニングするためのクリーニング方法を提供する。 - 特許庁 - There is provided an etch resistant liner which covers a side wall of a transistor gate stack and resides along a part of a substrate at a lower part of the transistor gate stack.
トランジスタ・ゲート・スタックの側壁を覆い、トランジスタ・ゲート・スタックの下部の基板の一部分に沿ったエッチ耐性ライナを設ける。 - 特許庁 - To pattern a comparatively thick ITO thin film, which was formed by room temperature film formation on a flexible board, through etching without causing residue or side etch.
フレキシブル基板上に室温成膜した比較的厚いＩＴＯ薄膜をエッチングにより残渣やサイドエッチなくパターニングすること。 - 特許庁 - In one embodiment of the method, a plasma is formed in a substrate processing chamber to etch a wafer in the chamber.
本発明の方法の一実施形態は、基板処理チャンバ内でプラズマを形成して、チャンバ内に配置されたウェハをエッチングする。 - 特許庁 - The obtained particle array body is used as an etching mask to etch a thin film formed on a substrate to obtain a thin film array body.
また、この微粒子配列体をエッチング用マスクとして、基板上に形成した薄膜をエッチングし、薄膜配列体を得る。 - 特許庁 - To provide a composition for etching which can selectively etch metal titanium without causing damage to aluminum or aluminum alloy.
アルミニウム又はアルミニウム合金にダメージを与えることなく、金属チタンを選択的にエッチングできるエッチング用組成物を提供する。 - 特許庁 - After a resist process is carried out, the hard mask 320 is patterned; the polymer layer 330 is etched, and then the etch stop layer 380 is removed.
レジストプロセスをした後、ハードマスク３２０をパターニングし、ポリマー層３３０をエッチングした後、エッチング停止層３８０を除去する。 - 特許庁 - To provide a formulation for removal of a photoresist, an etch residue and a BARC, and also to provide a method including the formulation.
フォトレジスト、エッチ残留物及びＢＡＲＣを除去するための配合物及び同配合物を含む方法を提供する。 - 特許庁 - To selectively etch even a concave part with such a size that etching with proximity field lights is difficult, by radiation of lights.
近接場光によるエッチングが困難なサイズの凸部でも光の照射により選択的にエッチングすることを可能とする。 - 特許庁 - Next, the thin film sample is reversed in order to etch an opposite surface and fixed to a sample stand 3 having a Farady cup therein.
次に、反対面をエッチングするため、薄膜試料１を反転し、内部にファラデーカップを有した試料台３に固定する。 - 特許庁 - To provide an etching method which can inexpensively etch a platinum group film at high workability, and to provide a method for manufacturing a semiconductor device.
白金族の膜を加工性良く安価にエッチングできるエッチング方法及び半導体装置の製造方法を提供する。 - 特許庁 - METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, METHOD OF FORMING ETCH STOP LAYER HAVING TOLERANCE OVER WET ETCHING, AND SEMICONDUCTOR DEVICE
半導体装置の製造方法、湿式エッチングに対する耐性を有するエッチング阻止層の形成方法、及び半導体装置 - 特許庁 - The remaining molding sacrifice insulating film is wet-etched selectively, with the tantalum oxide film as an etch-end point, for removal.
残留するモールド用犠牲絶縁膜を酸化タンタル膜を蝕刻終了点として選択的に湿式蝕刻して除去する。 - 特許庁 - To etch a metal gate part vertically when a semiconductor element having a high-k film/metal gate structure is dry-etched.
ｈｉｇｈ−ｋ膜／メタルゲート構造を有する半導体素子のドライエッチングにおいて、メタルゲート部分を垂直にエッチングする。 - 特許庁 - To etch a slug after blowing a Cu fuse (30) containing a barrier metal liner (18) such as Tax, Ny, Ta, Ti, and TixNy by a laser.
バリヤー金属ライナー(18)（例えば、Ｔａ_xＮ_y、Ｔａ、Ｔｉ、Ｔｉ_xＮ_y）を含むＣｕヒューズ(30)をレーザーでとばした後のスラグのエッチング。 - 特許庁 - Then, plasma made of the fluorocarbon gas is generated and the resist film is used as a mask to etch the silicon oxide film with the plasma.
次に、フルオロカーボンガスからなるプラズマを生成して、レジスト膜をマスクにしてシリコン酸化膜に対してプラズマエッチングを行なう。 - 特許庁 - The solution can be used to selectively etch AlGaAs layer or GaAs layer with respect to an InGaAs layer.
この溶液により、ＡｌＧａＡｓ層またはＧａＡｓ層をＩｎＧａＡｓ層に対して選択的にエッチングすることができる。 - 特許庁 - To provide a high-voltage transistor device with an interlayer dielectric (ILD) etch stop layer for use in a subsequent contact hole process.
後続するコンタクト・ホール工程で使用される層間絶縁（ILD）エッチング停止層を有する高電圧用トランジスタ・デバイスを提供する。 - 特許庁 - Further, by removing or moving the etch residues 1, the parts hidden between the etch residues 1 and the silicon substrate appear on the surface thereof and are exposed to RCA cleaning solution, so that the heavy metal adhered thereto is also removed.
また、エッチング残り１を除去しまたは移動させることにより、それまでエッチング残り１とシリコン基板との間に隠れていた部分も表に現れてＲＣＡ洗浄液に曝されるようになるため、そこに付着していた重金属も除去されるようになる。 - 特許庁 - The BiFET further includes a FET 106 situated over the substrate, wherein the FET includes source and drain regions, wherein a second segment 146 of the etch stop layer is situated under the source and drain regions, and wherein the second segment of the etch stop layer contains InGaP.
ＢｉＦＥＴは基板の上に位置するＦＥＴ１０６をさらに含み、ＦＥＴはソース領域およびドレイン領域を含み、エッチストップ層の第２の部分１４６はソース領域およびドレイン領域の下に位置し、エッチストップ層の第２の部分はＩｎＧａＰを含む。 - 特許庁 - This improves a wet etching selection ratio of the source electrode 50S and the drain electrode 50D for the oxide semiconductor film 40 when a channel etch type is applied, and the manufacturing steps can be reduced by the application of a simple channel etch type structure.
チャネルエッチ型を適用した場合にソース電極５０Ｓおよびドレイン電極５０Ｄと酸化物半導体膜４０とのウェットエッチング選択比を高めることが可能となり、チャネルエッチ型の簡素な構成の適用による製造工程の削減が可能となる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
