「etching method」を含む例文一覧(6852)
＜前へ 1 2 .... 107 108 109 110 111 112 113 114 115 .... 137 138 次へ＞- To provide a manufacturing method of a nonvolatile memory device that suppresses an increase in the number of steps while performing process using a plurality of hard masks corresponding to kinds of films when films of many kinds of materials are processed by etching.
多数の種類の材質の膜をエッチングによって加工する際に、膜の種類に応じた複数のハードマスクで加工を行いながら、工程数の増加を抑えることができる不揮発性記憶装置の製造方法を提供する。 - 特許庁 - To provide a deposition substrate which allows the reduction of a film thickness while dispensing with an etching step to reduce the cost, and deposits a thin film layer having an uneven structure on a depositing substrate surface, and also to provide a method for manufacturing the same, and a deposition device.
膜厚の低下を図りつつ、エッチング工程を不要として低コスト化を図り、凹凸構造を有する薄膜層が被成膜基板表面に成膜された成膜基板、その製造方法、および成膜装置を提供すること。 - 特許庁 - To provide a laminate for forming a wiring substrate in which electric resistance is made low, patterning performance and moisture/heat resistance are made superior, to provide a method to form the wiring substrate by etching the laminate and to provide the wiring substrate.
低抵抗でパターニング性能に優れ、かつ耐湿性・耐熱性の高い配線付き基体形成用の積層体、該積層体をエッチングして配線付き基体を形成する方法および得られた配線付き基板の提供。 - 特許庁 - Optical waveguides 2a, 2b are formed on a sapphire substrate 1 by depositing C-axis-oriented LiNbO_3 thin film 11 by an ECR sputtering method on the sapphire substrate 1, then etching the LiNbO_3 thin film 11.
サファイア基板１の上に、ＥＣＲスパッタ法によりＣ軸配向のＬｉＮｂＯ_3薄膜１１を成膜し、その後このＬｉＮｂＯ_3薄膜１１をエッチングすることにより、サファイア基板１の上に光導波路２ａ，２ｂを形成する。 - 特許庁 - To provide a method of manufacturing a sputter target by which a wiring film of low resistance preventing the occurrence of hillocks, etching residues, and electrochemical reaction with ITO or the like is deposited with excellent reproducibility, and generation of dust during the sputtering is suppressed.
ヒロック、エッチング残渣、ＩＴＯ等との電気化学反応の発生を防止した低抵抗な配線膜を再現性よく成膜することができ、かつスパッタ時におけるダスト発生を抑制したスパッタターゲットの製造方法を提供する。 - 特許庁 - The forming method of a circuit pattern includes (1) a step to apply the aforementioned composition on a substrate, (2) a step to expose the photosensitive composition to light and then to develop, and (3) a step to perform wet etching of the substrate by using the pattern as a resist.
回路パターン形成方法は、（１）基板上に上記感光性組成物を塗布する工程、（２）上記感光性組成物にパターン露光した後現像する工程、（３）該パターンをレジストとして基板をウエットエッチングする工程を含む。 - 特許庁 - In the method for manufacturing the thin film transistor, a back channel portion is formed in the thin film transistor by conducting etching using a resist mask, the resist mask is removed by removal or the like, and a superficial part of the back channel portion is further etched.
薄膜トランジスタの作製方法において、レジストマスクを用いてエッチングを行うことで薄膜トランジスタにバックチャネル部を形成し、このレジストマスクを剥離等により除去し、バックチャネル部の表層部に更なるエッチングを行う。 - 特許庁 - To provide an apparatus and method capable of applying a film deposition treatment and an etching treatment to a member to be treated properly in a single chamber, thereby sufficiently applying a predetermined treatment to the member to be treated.
１つのチャンバ内で被処理部材への成膜処理とエッチング処理とを適宜行って被処理部材に対して所定の処理を良好に行うことができる被処理部材の処理装置及び被処理部材の処理方法を提供する。 - 特許庁 - Otherwise, the producing method forms a recess part on the side of the multi-layer pattern by producing the side etching beforehand, and then forms the protection part in the recess part by applying the positive photoresist on the substrate and the multi-layer pattern to be exposed and developed.
あるいは、あらかじめサイドエッチングを発生させて多層膜パターンの側面に凹部を形成したのち、基板および多層膜パターン上にポジレジストを塗布して露光、現像することにより、前記凹部内に保護部を形成する。 - 特許庁 - To provide an apparatus and a method for reversing a printed wiring board which prevents a cover film covering a non-etching part of the printed wiring board from being damaged and resulting in product defectives of the printed wiring boards.
プリント配線板の非エッチング部を被覆するカバーフィルムに傷が付いてプリント配線板に製品不良が生じるのを防止することができるプリント配線板の反転装置及びプリント配線板の反転方法を提供する。 - 特許庁 - The application of the AD method to the formation of the pressure chamber 52 improves the machining precision of the pressure chamber 52 and permits dimensional precision difficult to attain by other processing methods such as etching and realizes a variety of shapes of pressure chambers.
圧力室５２の形成にＡＤ法を適用すると、圧力室５２の加工精度を上げることができると共にエッチングなど他の加工方法では困難な寸法精度が可能になり、様々な圧力室形状を実現できる。 - 特許庁 - This method comprises the steps of growing a ferroelectric film on an electrode film, and thereafter effecting wet etching using a dilute acid solution containing 60 wt.% or less of an acid to remove a surface layer portion of the ferroelectric film.
電極膜上に強誘電体膜を成長させた後に、６０重量％以下の希酸水溶液でウェットエッチングして強誘電体膜の表層部を除去することを特徴とする強誘電体膜の製造方法。 - 特許庁 - To realize a semiconductor device which is provided with a silylated impurity diffused layer and a manufacturing method thereof, where a contact hole can be optimally controlled in the amount of etching to prevent the device from lowering in yield.
不純物拡散層をシリサイド化している半導体装置において、コンタクトホールのエッチング量を最適に調整することができ、歩留まりの低下を防止することができる半導体装置及びその製造方法を提供する。 - 特許庁 - In the substrate processing method, a first nozzle supplies an etchant to the center of a rotating substrate, and a second nozzle supplies an etching disturbing fluid, diluting the concentration of the etchant, at a position apart from the center of the substrate.
本発明による基板処理方法は、第１ノズルが回転する基板の中心にエッチング液を供給し、第２ノズルが基板の中心から離れた位置で前記エッチング液の濃度を希釈するエッチング妨害流体を供給する。 - 特許庁 - In the method of manufacturing the needle-like body, by exposing a resist layer from a transparent substrate side, the need of high-grade positioning is eliminated and only the resist layer corresponding to the part of a groove provided by etching is selectively exposed.
本発明の針状体の製造方法は、透明基板側からレジスト層を露光することで、高度な位置合わせの必要が無く、エッチングで設けられた溝の部分に対応するレジスト層のみに選択的に露光することが出来る。 - 特許庁 - To reduce a roll-off region without degrading throughput of the whole of wafer flattening work, in a multistage local dry etching method for correcting a thickness shape or surface shape of a semiconductor wafer.
半導体ウエハの厚さ形状もしくは表面形状を修正するための多段局所ドライエッチング方法において、ウエハ平坦化作業全体のスループットを低下させることなくロールオフ領域を小さくすることを課題とする。 - 特許庁 - In this manufacturing method, a silicon base board with the surface of a {100} face is prepared, a mask having a rectangular opening part with <100> directional four sides is formed, and a groove part is formed by anisotropic wet etching.
また、製造方法においては、表面が｛１００｝面であるシリコン基板を用意し、シリコン基板の表面に、四辺が〈１００〉方向である矩形状の開口部を有するマスクを形成し、異方性ウェットエッチングにより溝部を形成する。 - 特許庁 - To provide a method of manufacturing semiconductor device by which a gate electrode can be formed by preventing a gate oxide film from being damaged by etching without causing any problem accompanying the excessive thinning of a silicon film region or the positional deviation of the gate electrode.
シリコン膜領域の過剰な薄膜化やゲート電極の位置ズレに伴う諸問題が生じることなく、且つエッチング処理によるゲート酸化膜へのダメージを防止して、ゲート電極を形成する製造方法の提供。 - 特許庁 - The semiconductor substrate manufacturing method is provided with a first process for thinning an element 1b which is the element forming area of a semiconductor substrate 1 by blast and/or etching, and a second process for further thinning the thinned element 1b by polishing.
半導体基板１の素子形成領域である素子部１ｂを、ブラスト及び／又はエッチングにより薄化加工する第１の工程と、薄化された前記素子部１ｂを、さらにポリッシュにより薄化加工する第２の工程を備える。 - 特許庁 - To provide a method for producing a polymer compound used for resists whose performances such as heat resistance, sensitivity and resolution can be improved without accompanying reduction of resist films, decrease in the line widths of the resists and deterioration in the dry etching tolerance of the polymers.
レジストの膜減り、レジストの線幅の減少、ポリマーのドライエッチング耐性の低下等を伴わずに、耐熱性、感度、解像度等のレジストの性能を向上させることを可能とするレジスト用高分子化合物の製造方法の提供。 - 特許庁 - As shown in Fig. 4, dispersion in the size of the pattern due to the loading effect and the micro-loading effect produced in the etching process can be reduced and the linearity accuracy of an LS pattern can be improved as compared with the conventional method.
これにより、図４に示すように、エッチング工程で発生するローディング効果及びマイクロローディング効果によるパターンのパターン寸法ばらつきを低減し、ＬＳパターンのリニアリティー精度を従来よりも向上させることができる。 - 特許庁 - To provide a halftone phase shift mask having the high transmittance of over 6% (9 to 15%), suppressing side etching in a halftone film portion, and having the smooth horizontal plane of a quartz surface, and to provide a method for manufacturing the mask.
６％を越える高透過率（９〜１５％）をもち、且つハーフトーン膜部のサイドエッチングを抑制できしかも石英面を平滑な水平面にすることができるハーフトーン型位相シフトマスク及びその製造法を提供する。 - 特許庁 - To provide a silicon stain film removing method for removing a stain film produced on the surface of a silicon substrate during a period until next treatment after etching a silicon wafer by mixed acid solution at a low cost without contaminating the device and the wafer itself.
シリコンウェハを混酸溶液でエッチングした後に、次の処理までの間にシリコン基板表面に生成されるステイン膜を、低コストで、かつ装置及びウェハ自身を汚染しないシリコンステイン膜の除去方法を提供する。 - 特許庁 - To provide a film-forming composition comprises a polymer which can form an insulating film hard to be damaged even by an etching step, the insulating film, a semiconductor device provided with the insulating film, and a method for producing the polymer.
エッチング工程によってもダメージを受けにくい絶縁膜を形成し得る重合体を含む膜形成用組成物、前記絶縁膜、該絶縁膜を備える半導体装置、さらには前記重合体の製造方法を提供すること。 - 特許庁 - To provide a method and an apparatus for measuring a thin film in an accurate and rapid measurement real time when the film is deposited or etched in a film forming step or an etching step used in a manufacturing process of a semiconductor device.
半導体装置の製造工程で用いられている成膜工程や、エッチング工程で、薄膜を堆積あるいはエッチングしていく際に、高精度で迅速にリアルタイムで測定のできる薄膜測定方法とその装置を提供すること。 - 特許庁 - The central position of the via alignment mark can be highly accurately detected by an optical method, and when etching the hole for alignment opened by the via alignment mark M1, the base insulating film is not over etched.
光学的手法によってビア位置合わせマークの中心位置を高精度に検出することができ、また、ビア位置合わせマークＭ１により開口される位置合わせ用のホールのエッチング時に下地絶縁膜がオーバエッチングされることがない。 - 特許庁 - The optical waveguide is manufactured by a self-cloning method, in which the ratio of the deposition to that of the etching is optimized, when the core or a part of the core formed with a dielectric multilayer type photonic crystal is sputter etched simultaneously or alternately sputter deposited.
誘電体多層膜型のフォトニック結晶で構成されるコアあるいはコアの一部を、スパッタデポジションと同時あるいは交互にスパッタエッチングを行う際、デポジションとエッチングの比率を適正化する自己クローニング法により作製する。 - 特許庁 - To provide a metal foil laminate capable of preventing the problem due to the penetration of an etching solution, capable of being simply manufactured and capable of also sufficiently obtaining the reduction effect of the dielectric constant of the whole of an insulating layer, and to provide a method for manufacturing the same.
エッチング液の浸透による問題を防止でき、しかも簡易な方法で製造できて絶縁層全体の誘電率の低減効果も十分得られる金属箔積層体、及びその製造方法を提供する。 - 特許庁 - To provide a method of manufacturing a semiconductor device in which the area of a flat end of a conductive bump is somewhat increased and the opening area of the recess of the conductive bump is set so that the end point of etching processing can be detected.
導電性バンプの平端部の面積をある程度大きくするとともに、導電性バンプの凹部の開口面積を、エッチング処理の終点検出が可能となるようにした半導体の製造方法を提供するものである。 - 特許庁 - A method for manufacturing a glass substrate for a magnetic recording medium includes at least a step for performing a grinding process, a step for performing an etching process, and a step for performing a polishing process in this order with respect to inner and outer peripheral end surfaces of a disk-like glass substrate having a center hole.
中心孔を有する円盤状のガラス基板の内外周端面に対して少なくとも、研削加工を施す工程と、エッチング加工を施す工程と、ポリッシュ加工を施す工程とを、この順で含む。 - 特許庁 - To provide a composition for nano imprint excellent in pattern formability and mold releasability, can form a good pattern, and give a pattern after the etching that is small in line edge roughness, and to provide a pattern and a patterning method using this.
パターン形成性およびモールド剥離性に優れ、良好なパターンが形成でき、かつエッチング後に得られたパターンのラインエッジラフネスが小さいナノインプリント用組成物、これを用いたパターンおよびパターン形成方法を提供する。 - 特許庁 - To provide a manufacturing method for suppressing further deepening of a connection hole due to over etching even if the position of the connection hole on a conductor pattern deviates, and suppressing the generation of the opening failure of other connection holes.
導電体パターン上の接続孔に位置ずれが生じても、この接続孔がオーバーエッチングにより深くなることを抑制し、かつ他の接続孔の開口不良が生じることを抑制できるの製造方法を提供する。 - 特許庁 - To provide a TFT substrate with contact holes that are accurately formed by enhancing the accuracy of processing a contact etching, and to provide a method of manufacturing the TFT substrate which can reduce manufacturing costs without causing complication in manufacturing process of the TFT substrate.
コンタクトエッチングの加工精度を上げて、精度良くコンタクトホールが形成されたＴＦＴ基板及び、そのＴＦＴ基板を工程が煩雑にならずに製造コストが抑制可能なＴＦＴ基板の製造方法を提供する。 - 特許庁 - To provide a method of manufacturing a glass substrate for a flat panel display (FPD) in which a coating layer having high chemical resistance or adhesiveness is formed on the surface of a glass substrate before wet etching, and by which the glass substrate having a high accuracy pattern can be manufactured.
ウェットエッチングを行う前に、耐薬品性や密着性の大きい被覆層をガラス基板表面に形成することにより高精度なパターニングが施されたフラットパネル（ＦＰＤ）用ガラス基板の製造方法を提供する。 - 特許庁 - To provide a method for fabricating a vertical channel transistor, which has reduced resistance of a word line and minimized nitride film loss in a process of etching an insulating film between active pillars, and to provide a semiconductor device having the transistor.
ワードラインの抵抗が減少され、活性ピラー間の絶縁膜のエッチング過程における窒化膜損失が最小化される垂直チャネルトランジスタの形成方法及びそのトランジスタを備えた半導体素子を提供すること。 - 特許庁 - In the plasma etching method, treatment gas containing fluorocarbon, etc., is introduced from a gas inlet port 11C into a treatment vessel 11, and an organic and low dielectric constant film on a silicon nitride film in a substrate W to be etched is plasma-etched.
本発明のプラズマエッチング方法は、処理容器１１内に、フロロカーボン等を含有する処理ガスをガス導入口１１Ｃから導入し、被エッチング基板Ｗ中の、シリコン窒化膜上の有機低誘電体膜を、プラズマエッチングする。 - 特許庁 - The method is provided with a process for forming a rectangular area on the semiconductor wafer, a process for containing an impurity element in a wafer material in that area and a process for forming a recessed portion in that area by anisotropic etching.
半導体基板に矩形形状の領域を形成する工程と、その領域の基板材料中に不純物元素を含ませる工程と、その領域に異方性エッチングにより陥没部分を形成する工程とを含む。 - 特許庁 - In several aspects, this method further comprises: a step of depositing a place holder material on the surface channel; and a step of etching the place holder material such that a gate region is formed on the surface channel.
いくつかの局面において、この方法は、表面チャネルの上にプレースホルダー材料を堆積する工程と、表面チャネルの上にゲート領域を形成するようにプレースホルダー材料をエッチングする工程とをさらに包含する。 - 特許庁 - To obtain a good semiconductor film in a short time by accelerating the penetration of an etchant for peeling so as to improve the uniformity of an etching speed in a method of forming the semiconductor thin film on a substrate and thereafter peeling it.
半導体薄膜を基板上に形成した後剥離する方法において、剥離のためのエッチング液の浸透速度が高く、エッチング速度の均一性を高め、短時間で良好な半導体薄膜を得ることのできるようにする。 - 特許庁 - The fine hole is previously formed in a resin film 1 by laser machining or wet etching, and a conductive layer 2 is formed on one side of the fine hole and used as an electrode 6 to bury the conductive substance 7 by a plating method.
樹脂膜１中にあらかじめレーザー加工やウエットエッチングによって微細孔を形成し、微細孔の片側に導電層２を形成し、この導電層を電極６に用いてメッキ法により導電性物質７を埋め込む。 - 特許庁 - The method for manufacturing a semiconductor device includes a step for thickening a resist pattern by coating the surface of the pattern with the thickening material after forming the pattern on an underlayer and a step for patterning the underlayer by etching through the pattern.
下地層上にレジストパターンを形成後、該パターン表面に前記厚肉化材料を塗布し該パターンを厚肉化する工程と、該パターンを用いてエッチングにより下地層をパターニングする工程とを含む半導体装置の製造方法。 - 特許庁 - The micro-lens array manufacturing method is configured so that a work for micro-lens array is polished after shaping through an etching or molding process so that a high transmittance and a reduced unevenness in the transmitted light are obtained.
マイクロレンズアレイの製造方法において、マイクロレンズアレイをエッチングまたはモールドにより成形した後に、研磨することにより、高い透過率の、透過光ムラを低減させたマイクロレンズアレイの製造方法を提供することができる。 - 特許庁 - To provide a plating pretreatment method where lead or the like dissolved in an etching liquid is not electrodeposited (restuck) to a lead-containing copper alloy as the object to be plated even without adding a chelating agent forming an insoluble inert coupled product.
不溶性の不活性結合物を形成するキレート剤を添加しなくても、エッチング液に溶解した鉛などが被めっき物である鉛含有銅合金に電析（再付着）することがないめっきの前処理法を提供する。 - 特許庁 - To provide a method for forming a negative type pattern which is transparent in the far UV region including 193 nm wavelength of ArF excimer laser light, does not swell while having such a chemical structure as to ensure high dry etching resistance and has superior resolution.
ＡｒＦエキシマレーザの波長１９３nmを含む遠紫外線領域で透明で、かつドライエッチング耐性も高い化学構造を持ちながら、膨潤のない解像性能の優れたネガ型のパタン形成方法を提供する。 - 特許庁 - To provide a ferroelectric memory device in which deterioration in characteristics of a ferroelectric capacitor due to oxidization of a plug can prevented, and etching damage of the ferroelectric capacitor can be prevented in machining an oxygen barrier film, and to provide a manufacturing method thereof.
プラグの酸化による強誘電体キャパシタの特性低下が防止され、しかも酸素バリア膜の加工時における強誘電体キャパシタのエッチングダメージも抑えられた、強誘電体メモリ装置とその製造方法を提供する。 - 特許庁 - To provide a method for forming a negative type pattern free of swelling and excellent in resolution while having a chemical structure transparent in the far UV region including 193 nm wavelength of ArF excimer laser beam and having high dry etching resistance.
ＡｒＦエキシマレーザの波長１９３ｎｍを含む遠紫外線領域において透明で、かつドライエッチング耐性も高い化学構造を持ちながら、膨潤のない解像性能の優れたネガ型のパタン形成方法を提供する。 - 特許庁 - To provide a manufacturing method capable of reducing membrane stress by a nitride film and protecting a semiconductor substrate from damage by preventing an etching stop film from disappearing, when forming source/drain contact holes by a self-alignment process.
ソース/ドレインコンタクトホールを自己整列工程で形成する際に、窒化膜による膜ストレスを減らすことができ、エッチング停止膜の消失を防ぐことにより半導体基板を損傷から保護することができる製造方法を提供する。 - 特許庁 - To provide a method for manufacturing a semiconductor device where an interlayer insulating film having a hollow structure and a relative permittivity as near as 1 is formed by employing an oxide film having a high selectivity and carrying out a selective etching process.
高い選択性を有する酸化膜を使用して選択エッチング処理を行うことにより、比誘電率が限りなく１に近い中空構造の層間絶縁膜を形成する半導体装置の製造方法を提供する。 - 特許庁 - To provide a semiconductor element for preventing damage to metal wiring caused by etching in forming a capacitor by eliminating a useless mask process by forming metal wiring after forming an MIM capacitor, and provide a method of forming the same.
ＭＩＭキャパシタを形成した後に金属配線を形成することにより無駄なマスク工程を省略し、キャパシタ形成時のエッチングでの金属配線の損傷を防止できる半導体素子及びその形成方法を提供すること。 - 特許庁 - To provide a method of manufacturing a semiconductor light-emitting device capable of forming element separation grooves (streets) without etching a semiconductor film, capable of improving the controllability of crystal growth, and capable of ensuring high yield.
半導体膜のエッチングを行うことなく素子分割溝（ストリート）を形成することができ、更に結晶成長の制御性を改善し、高歩留りを確保することができる半導体発光装置の製造方法を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
