「interface layer」を含む例文一覧(2528)
＜前へ 1 2 .... 16 17 18 19 20 21 22 23 24 .... 50 51 次へ＞- The upper interface of the first P+ diffused layer 10 and that of the second P+ diffused layer 10 are at deeper level that than of an emitter region 23 of a vertical NPN transistor.
第１のＰ^+ 拡散層１０の上界面及び第２のＰ^+ 拡散層１０の上界面は、それぞれ、縦型ＮＰＮトランジスタのエミッタ領域２３の上界面より深い位置にある。 - 特許庁 - To provide a laminating SOI wafer manufacturing method for forming a gettering source at an interface between an SOI layer and an insulating layer (an oxide film), and an SOI wafer manufactured by this method.
ＳＯＩ層と絶縁体層（酸化膜）の界面にゲッタリング源を形成させる貼合せＳＯＩウェーハの製造方法及びこの方法により製造されたＳＯＩウェーハを提供する。 - 特許庁 - total reflection on interface of low refractive-index layer and particle-containing transparent electrode layer also decreases and the light extraction efficiency is improved.
透明電極層３’に粒子を含有させているので、低屈折率層４と粒子含有透明電極層３’との界面での全反射も減少し、光取り出し効率が向上する。 - 特許庁 - Each of APD element 21 has a cathode layer 211 and the multiplication layers 212 and 2121, and an pn junction is formed at an interface between the cathode layer 211 and the multiplication layers 212 and 2121.
各ＡＰＤ素子２１は、カソード層２１１、および増倍層２１２、２１２１を有していて、カソード層２１１と増倍層２１２、２１２１との間の界面でｐｎ接合を形成している。 - 特許庁 - Therefore, the narrowed part serving passage of the current associated with the depletion on the upper part of the contact layer by negative charge attributed to the interface state between the contact layer and the insulating film can be prevented.
よって、コンタクト層と絶縁膜との界面準位に起因する負電荷によるコンタクト層上部の空乏化に伴う電流の通り道となる部分の狭窄を防ぐことができる。 - 特許庁 - To provide a sandwich injection-molded article which has high interface adhesion strength between a skin layer and a core layer and is excellent in mechanical strength including impact resistance and tensile strength, and to provide a method for producing the article.
スキン層とコア層との界面密着強度が高く、耐衝撃性、引張強度等の機械強度に優れるサンドイッチ射出成形体およびその製造方法を提供する。 - 特許庁 - On a side surface of a peripheral edge of the coating resin layer 2, a crack induction pattern 3 to alleviate stress occurring on the interface between the coating resin layer 2 and the heater board 1 is formed.
被覆樹脂層２の外周縁部の側面には、被覆樹脂層２とヒーターボード１との界面に生じる応力を緩和するためのクラック誘発パターン３が形成されている。 - 特許庁 - An intermediate layer, which is a stress relaxation layer that may be destroyed during heat circulation for relaxing stress, maintains conductivity and prevents a more crucial mechanical damage at an interface.
中間層は、応力を緩和する熱循環中に破壊させてもよい応力緩和層であるが、導電性のままであり、より決定的な界面の機械的損傷を防止する。 - 特許庁 - To obtain a high quality SiGe crystal by suppressing dislocation in the vicinity of the oxide film interface of an SiGe layer and to enable the sufficient lattice relaxation of the SiGe layer.
ＳｉＧｅ層の酸化膜界面近傍における転位の発生を抑制して高品質のＳｉＧｅ結晶を得ることができ、且つＳｉＧｅ層の十分な格子緩和をはかる。 - 特許庁 - To suppress effects on response characteristics to an external magnetic filed caused by a variation in the roughness of an interface between a fixing layer and a tunnel insulating layer in a tunnel magneto-resistance effect element.
トンネル磁気抵抗効果素子における固着層とトンネル絶縁層との界面の粗さのばらつきに起因する外部磁界に対する応答特性への影響を抑制する。 - 特許庁 - To provide a compound semiconductor device capable of reducing an interface state between a GaN layer and an insulating layer, and realizing good electric characteristics by improving a mobility, and a method for manufacturing the device.
ＧａＮ層と絶縁層との間の界面準位を低減し、移動度を向上させて優れた電気特性を実現する化合物半導体装置、その製造方法を提供する。 - 特許庁 - The interface 76 is a boundary portion which is formed by the adhesion of the first light guide layer 72 and second light guide layer 74, which is a nonplanar surface on which convexoconcave is irregularly arranged.
界面７６は、第１の導光層７２と第２の導光層７４とが密着して形成された境界部分であり、凹凸が不規則に配置された非平面となっている。 - 特許庁 - In that case, the vicinity of an interface 4 with the foundation layer 2, namely near the concavity formed of the foundation layer 2 is imparted by the slope structure so that it may be made richer in Al than the vicinity of the uppermost surface.
その際、下地層２との界面４の近傍、つまりは下地層２によって形成される凹部近傍が、最表面付近よりもＡｌリッチであるように傾斜組成を与える。 - 特許庁 - The dicing/die bonding adhesive tape is used for a semiconductor wafer, and a primer layer is provided on a part of an interface between an adhesive bonding agent layer and the base film where no wafer is pasted.
半導体ウェハ用ダイシング−ダイボンド用粘接着テープであって、粘接着剤層と基材フィルムの間でウェハの貼合される部位以外にプライマー層が設けられた粘接着テープ。 - 特許庁 - The thin film layer 131 is formed by adjusting the thickness so that a flat plane including a boundary between the compatible bank 111 and the noncompatible bank layer 121 laminated thereon becomes the interface.
薄膜層(131)は、親和性バンク層(111)とその上に積層された非親和性バンク層(121)との境界を含む平面がその界面となるようにその厚みが調整されて形成されている。 - 特許庁 - The depth W1 from the interface between the semiconductor substrate 11 and the 1st insulating layer 12 up to the bottom part of the insulating area is deeper than a maximum depth W_max of a depletion layer.
前記半導体基板１１と前記第１の絶縁層１２との界面から前記絶縁領域の底部までの深さＷ１が、空乏層の最大深さＷ_maxよりも深い。 - 特許庁 - To provide a forming method of a barrier layer capable of reducing the process number, realizing good step coverage, and suppressing the increasing resistance value of the interface portion between a Ti film and a silicon layer.
工程数を少なくし、ステップカバレジも良好にし、しかも、Ｔｉ膜とシリコン層との界面部分の抵抗値の増加を抑制することが可能なバリヤ層の形成方法を提供する。 - 特許庁 - The device includes a stress receiving layer provided on a stress inducing layer via a material at an interface between the layers, which reduces the occurrence and propagation of misfit dislocation in the structure.
本デバイスは、構造体におけるミスフィット転位の発生及び伝播を減少させる層間の界面の材料を介して応力誘発層の上に設けられる応力受容層を含む。 - 特許庁 - To provide an inspection method of a primer formation face capable of expressing numerically and quantitatively the thickness of a compatibilized layer formed on the interface between a resin base material and a primer layer without using a special device.
特殊な装置を用いることなく、樹脂基材とプライマー層との界面に形成される相溶層の厚さを定量的に数値化できるプライマー形成面の検査方法を提供する。 - 特許庁 - To provide a method for manufacturing a perovskite oxide layer, a method for manufacturing a ferroelectric memory and a method for manufacturing a surface wave elastic wave element, wherein an interface with an electrode layer is excellent.
電極層との界面が良好なペロブスカイト型酸化物層の製造方法、強誘電体メモリの製造方法および表面波弾性波素子の製造方法を提供する。 - 特許庁 - Consequently, the upper surface position D_2 of the silicon oxide film 22 becomes shallower than the interface between the silicon substrate 2 and the epitaxial layer 18 from the surface of the epitaxial layer 18.
これにより、酸化シリコン膜２２の上面位置Ｄ_2が、シリコン基板２とエピタキシャル層１８との界面の位置よりも、エピタキシャル層１８の表面から浅い位置になるようにされる。 - 特許庁 - Then, the indium ions in the In ion implanted layer 12 are diffused to form an In deposition layer 13 near an interface between the TiN film 10 and the gate insulation film 9.
次に熱処理によりＩｎイオン注入層１２中のインジウムを拡散させ、ＴｉＮ膜１０のゲート絶縁膜９との界面付近にＩｎ析出層１３を形成する。 - 特許庁 - To improve high-power characteristics by reducing interface strain, related to a semiconductor laser device provided with an active region comprising a quantum well layer of compression strain and a barrier layer of tensile strain.
圧縮歪の量子井戸層と引張歪の障壁層からなる活性領域を備えた半導体レーザ装置において、界面歪を低減させ高出力特性を改善する。 - 特許庁 - To provide a method for obtaining a functional thin film having a small amount of defects by easily and completely carrying out peeling on the interface between functional thin-film structure and a separation layer by a substrate using the separation layer.
分離層を用いた基板を用いることで、機能性薄膜構造と分離層の界面で容易かつ完全に剥離させ、欠陥の少ない機能性薄膜を得る方法である。 - 特許庁 - The channel through which the hole of a PMOS transistor runs is formed by utilizing the discontinuous section of a valence band formed in the interface between an SiGe layer 15p and an Si layer 17p.
ＰＭＯＳトランジスタの正孔が走行するチャネルは、ＳｉＧｅ層１５ｐとＳｉ層１７ｐとの界面に生じる価電子帯の不連続部を利用して形成されている。 - 特許庁 - The cutting process (S2) is to obtain the substrate by cutting the laminated body in a direction crossing the extending direction of an interface between the first conduction type layer and the second conduction type layer.
切断工程（Ｓ２）とは、積層体を、第１導電型層と第２導電型層との界面の延在方向と交差する方向に切断することにより基板を得る工程である。 - 特許庁 - To provide an information recording medium which attains compatibility between high linear speed rewriting and high signal reliability by providing a crystallization promoting material to an interface layer in contact with a recording layer.
記録層と接する界面層に結晶化能を促進する材料を提供し、高線速度での書換えと高信号信頼性を両立した情報記録媒体を提供する。 - 特許庁 - An intermediate material layer 28 generating a bonding strength is formed at an interface 27 between a first substrate 11 and a second substrate 12, and a plurality of metal elements are included in this intermediate material layer.
第１基板１１と第２基板１２との界面２７には、接合強度を生起する中間材層２８が形成され、この中間材層に複数の金属元素が内在している。 - 特許庁 - The porous heat-resistant resin layer 2 includes arch portions 2a straddling pores 1p of the porous film 1 exposed at an interface IF between the porous heat-resistant resin layer 2 and the porous film 1.
多孔質耐熱樹脂層２は、多孔質耐熱樹脂層２と多孔質フィルム１との界面ＩＦ上に露出する多孔質フィルム１の細孔１ｐをまたぐアーチ部２ａを有する。 - 特許庁 - Holes migrate along an interface of two kinds of semiconductor layers constituting the superlattice layer 1 and are injected into the light active layer 2, this reducing the element resistance.
正孔はｐ型超格子層１を構成する２種類の半導体層の界面に沿って移動して、光能動層２に注入されるので素子抵抗を低減することができる。 - 特許庁 - In this case, the underfill resin is extended from the wiring layer side to the semiconductor chip side so as to cover the interface between the semiconductor chip and wiring layer.
この場合、前記アンダーフィル樹脂は、前記半導体チップと前記配線層との界面を被覆するようにして、前記配線層側から前記半導体チップ側に向けて延在させる。 - 特許庁 - In an I/O interface constituting a nerve connecting element, a conductive layer 20b is formed on a substrate 19, and an ion selection layer 22 is formed thereon.
神経接続素子１を構成する入出力ポート２において、基板１９上に導通層２０ｂを形成するとともに、その上層にイオン選別層２２と形成した構成を用いる。 - 特許庁 - Then, by forming a drain 15 and a source 16 having high conductivity on the channel layer 14 having low conductivity, FETs are manufactured for keeping the interface state of the channel layer 14 appropriately.
そして低導電率のチャネル層１４に高導電率のドレイン１５およびソース１６を形成することにより、チャネル層１４の界面状態を良好に保ったＦＥＴを製造する。 - 特許庁 - To provide a transistor with an excellent interface state between an oxide semiconductor layer and an insulation film in contact with the oxide semiconductor layer, and a manufacturing method for the same.
酸化物半導体層と該酸化物半導体層と接する絶縁膜との界面状態が良好なトランジスタ及びその作製方法を提供することを課題の一つとする。 - 特許庁 - A substrate module contains the substrate 10 and an epitaxial layer 20, and the voids 13' are formed at the interface between the substrate 10 and the epitaxial layer 20 in a controllable manner.
基板１０とエピタキシャル層２０からなる基板モジュールは制御可能な方式で基板１０とエピタキシャル層２０との間のインターフェースに複数の隙間１３’を形成している。 - 特許庁 - Consequently, the interface of the layer 13a and the layer 7a function as a condenser lens for refracting light incident from the side of a rear face toward the window 8d.
従って、凹凸形成層１３ａと上層絶縁膜７ａとの界面は、裏面側から入射した光を光透過窓８ｄに向けて屈折させる集光レンズとして機能する。 - 特許庁 - Since adhesion of the photoresist layer 29 is enhanced, permeation of etching liquid into the photoresist layer and from the interface to the silicon insulation film can be avoided.
このようにすることにより、フォトレジスト層２９の密着性が高まり、エッチング液がフォトレジスト層に浸透すること及びシリコン絶縁膜２８との界面からの浸透を回避できる。 - 特許庁 - The substrate on which the liquid crystal is printed is heated and the surface tension of the surface of an alignment layer and the liquid crystal is lowered to fit the interface therebetween and the liquid crystal layer is flattened.
さらに、液晶を印刷した基板を加温して配向膜表面と液晶の表面張力を低下させ、両者の界面をなじませるとともに、液晶層を平坦化する。 - 特許庁 - To provide a manufacturing method of a resin roll capable of withstanding high load and which is hardly damaged by the destruction of the interface between a lower wound layer and an outer cylinder or an adhesive layer.
高荷重に耐えることができ、下巻層と外筒あるいは接着剤層との界面の破壊によるロールの破損が発生しにくい樹脂ロールを製造する方法を提供する。 - 特許庁 - The electroluminescent element includes a substrate; an anode formed on the substrate; an organic electroluminescent layer formed on the substrate and formed by a multilayered structure including a positive hole injecting layer and a positive hole transport layer; a cathode formed on the electroluminescent layer; and an interface deterioration preventing layer formed between the anode and the electroluminescent layer.
有機電界発光素子は、基板と、該基板上に形成された陽極と、該陽極上に形成され、正孔注入層及び正孔輸送層を含む多層構造からなる有機電界発光層と、該有機電界発光層上に形成された陰極と、陽極と有機電界発光層との間に形成された界面劣化防止層とを備えてなる。 - 特許庁 - In the laminated piezoelectric element in which the piezoelectric substrate layer 1 containing a Pb constituent and a conductive layer 2 containing a Pd constituent are alternately laminated each, the thickness of the reaction layer R of Pb and Pd on the interface between the piezoelectric substrate layer 1 and the conductive layer 2 should be 3% or smaller of the maximum thickness of the piezoelectric substrate layer 1.
それぞれ、Ｐｂ成分を含む圧電体層１と、Ｐｄ成分を含む導体層２とを交互に積層してなる積層型圧電素子において、前記圧電体層１と前記導体層２との界面における前記ＰｂおよびＰｄとの反応層Ｒの厚みが、前記圧電体層１の最大厚みの３％以下であることを特徴とする。 - 特許庁 - Since there is provided an Mg-doped GaN layer 140 at the interface portion between a p-type GaN layer 104B adjacent to an InGaN layer 104A that is a light emitting layer and the InGaN layer 104A as suppression of the piezoelectric field of a GaN-based semiconductor layer, the piezoelectric field causing the inclination of a band is eliminated to improve an optical response speed.
ＧａＮ系半導体層のピエゾ電界を抑えるものとして、発光層であるＩｎＧａＮ層１０４Ａに隣接するｐ型ＧａＮ層１０４Ｂの、ＩｎＧａＮ層１０４Ａとの界面部分にＭｇドープのＧａＮ層１４０を設けたので、バンドの傾斜をもたらすピエゾ電界が打ち消されて光応答速度を向上させることができる。 - 特許庁 - A long-wavelength photodetector epitaxial wafer 10 is equipped with an InGaAs layer 3 serving as a photodetection layer and an InP layer 4 serving as a window layer, wherein the InGaAs layer 3 is high in As concentration at an interface 5 between the layers 4 and 3 and gradually reduced in As concentration toward an InP buffer layer 2.
受光層としてのＩｎＧａＡｓ層３と、窓層としてのＩｎＰ層４とを備える長波長受光素子用のエピタキシャルウェーハ１０において、ＩｎＧａＡｓ層３とＩｎＰ層４との界面５近傍のＩｎＰ４層側は、Ａｓ濃度が界面５で高く、その界面から徐々に低減していく構成を有する、ことを特徴としている。 - 特許庁 - To provide a method of measuring the mobility of inverted charge carrier at the interface between a dielectric layer and a substrate rapidly, at low cost.
誘電体層と基板との界面に位置する反転電荷キャリアの移動度を、迅速で安価に測定する方法を提供する。 - 特許庁 - METHOD AND DEVICE FOR MEASURING INTERFACE POSITION, METHOD AND DEVICE FOR MEASURING LAYER THICKNESS, AND METHOD AND DEVICE FOR MANUFACTURING OPTICAL DISK
界面位置測定方法および測定装置、層厚測定方法および測定装置、並びに、光ディスクの製造方法および製造装置 - 特許庁 - An interface having a resistance to peeling is formed between an adhering section of a heat-resistant base material of the ink ribbon and UV coat layer and a non-adhering section thereof.
そして、インクリボン４の耐熱性基材とＵＶコート層ＵＣの接着部と非接着部に剥離強度の境界ができる。 - 特許庁 - To improve the characteristics of a bipolar transistor element by reducing the deterioration of the surface of a base layer while hetero interface growth is interrupted.
ヘテロ界面成長中断過程におけるベース層表面の劣化を低減させ、バイポーラトランジスタ素子の特性の改善を図ること。 - 特許庁 - The tab 20 protrudes from a sealing part of the enveloping film, and a polymer layer is formed at the interface between the enveloping film and the tab 20.
タブ２０が外装フィルムの封口部から突出しており、外装フィルムとタブ２０との界面に高分子層が設けられている。 - 特許庁 - To prevent the formation of an interface which acts as a low dielectric layer and to obtain an insulating metal oxide film having a stoichiometric composition.
低誘電率層となる界面層の形成を抑えて、化学量論組成を持つ絶縁性金属酸化物膜を得られるようにする。 - 特許庁 - The layer 5 of an active metal consisting of any of Cr, V and Ti is formed near the interface between the bond 3 and the abrasive grain 2.
ボンド３と砥粒２との界面近傍には、Ｃｒ，Ｖ，Ｔｉのいずれかからなる活性金属の層５が形成されている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
