「memory access controller」を含む例文一覧(582)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 12 次へ＞- This memory controller divides a memory access request, decides priority of the memory access requests, and distribute them to a high-priority command buffer 105 holding the high-priority memory access request and a low-priority command buffer 106 holding the low-priority memory access request.
メモリアクセス要求を分割してメモリアクセス要求の優先度を判定し、優先度の高いメモリアクセス要求を保持する高優先度コマンドバッファ１０５と、優先度の低いメモリアクセス要求を保持する低優先度コマンドバッファ１０６とに振り分ける。 - 特許庁 - An upstream side processor unit 1 is provided with the memory 8, the processor 9, a memory access controller 11 and a transmission part 20.
上流側プロセッサユニット１は、メモリ８、プロセッサ９、メモリアクセスコントローラ１１、送信部２０を有する。 - 特許庁 - A CPU 5 has both function of directly issuing an external bus access request to an external memory interface 3 and function of issuing a DMA (Direct Memory Access) transfer request to a DMAC (Direct Memory Access Controller) 4.
ＣＰＵ５は、外部メモリインタフェース３に直接外部バスアクセス要求を発行する機能と、ＤＭＡＣ４に対してＤＭＡ転送要求を行う機能と、の両方を備える。 - 特許庁 - To perform DMA (direct access memory) in response to a request from a plurality of requesting devices without increasing the number of terminals of a DMAC (direct memory access controller).
ＤＭＡＣの端子数を増加せずに、複数のリクエスト装置からのリクエストに応じてＤＭＡを行うことを課題とする。 - 特許庁 - To obtain a direct memory access controller that sequentially transfers two-dimensionally arrayed data, in response to one direct memory access transfer request.
１回のダイレクトメモリアクセス転送要求に対して、２次元配列されたデータを順次転送するダイレクトメモリアクセス制御装置を得る。 - 特許庁 - A controller 3 of a memory control unit 1 can access a memory device 2, using a plurality of access paths of an A system and a B system.
記憶制御装置１のコントローラ３は、Ａ系統及びＢ系統の複数のアクセス経路を用いて、記憶デバイス２にアクセスできる。 - 特許庁 - This memory controller access-controls the memory 2B, and the memory 2A data-rewritten more frequently than the memory 2B.
この発明は、メモリ２Ｂと、メモリ２Ｂよりもデータの書き換え可能回数の多いメモリ２Ａとに対してアクセス制御をそれぞれ行うメモリコントローラである。 - 特許庁 - A memory controller SDRAMC outputs an access control signal CMD to the semiconductor memory SDRAM in response to an access request supplied from a system controller CPU.
メモリコントローラＳＤＲＡＭＣは、システムコントローラＣＰＵから供給されるアクセス要求に応答して半導体メモリＳＤＲＡＭにアクセス制御信号ＣＭＤを出力する。 - 特許庁 - To set a plurality of parameters necessary for memory access between a memory and a memory controller according to an environment in a device.
メモリとメモリコントローラ間におけるメモリアクセスのために必要な複数のパラメータを、装置内の環境に合わせて設定する。 - 特許庁 - To provide an image memory, an image memory system, and a memory controller for efficiently performing access to the rectangular area of image data.
画像データの矩形領域へのアクセスを効率的に行うことができる画像メモリ，画像メモリシステム，メモリコントローラを提供する。 - 特許庁 - To always perform memory access with optimum timing by matching an operation state of a semiconductor memory with an operation state of a memory controller.
半導体メモリの動作状態およびメモリコントローラの動作状態に合わせて、常に最適なタイミングでメモリアクセスを実行する。 - 特許庁 - The middleware includes: a first memory area selecting means for selecting the first memory area by the use of the first memory area access means and the controller access means; and the second memory area discriminating means for discriminating the second memory area of the portable medium with the first memory area by the use of the first memory area access means and the controller access means.
ミドルウェアは、第一メモリ領域アクセス手段とコントローラアクセス手段とを用いて第一メモリ領域を選択する第一メモリ領域選択手段と、第一メモリ領域アクセス手段とコントローラアクセス手段とを用いて第一メモリ領域を有する可搬媒体の第二メモリ領域を判別する第二メモリ領域判別手段とを備える。 - 特許庁 - The memory controller 25 is of a specification that allows the memory controller 25 to access-control up to one memory slot to which the memory module is attached in addition to an onboard memory which is to be directly mounted on the main circuit board 5 for operation.
メモリコントローラ２５は、メイン回路基板５に直接実装されて動作するオンボードメモリに加えて、メモリモジュールが装着される１つのメモリスロットまでをアクセス制御可能な仕様である。 - 特許庁 - The memory controller controls an access to the nonvolatile memory and the volatile memory in response to a memory request and includes a memory for storing address information of data stored in the volatile memory.
メモリコントローラはメモリ要求に応答して不揮発性メモリおよび揮発性メモリのアクセスを制御し、揮発性メモリに貯蔵されたデータのアドレス情報を貯蔵するメモリを含む。 - 特許庁 - The memory access system includes first to fourth memories 10, 20, 30, 40 and a memory controller 1.
本発明にかかるメモリアクセスシステムは、第１乃至第４のメモリ１０、２０、３０、４０と、メモリコントローラ１とを備える。 - 特許庁 - The access controller 82 transfers the data from the burst memory to the block memory 81 in a format designated by the data processor.
アクセスコントローラ８２はデータプロセッサから指定されたフォーマットでデータをバーストメモリからブロックメモリ８１へ転送する。 - 特許庁 - An on-demand server system includes a memory controller for adjusting access to a memory device of one or more of flash bases.
オンデマンド・サーバ・システムは、１つ以上のフラッシュ・ベースのメモリ・デバイスへのアクセスを調整するメモリ・コントローラを含む。 - 特許庁 - To provide a memory system that makes it possible to increase the speed of external bus access by means of a memory controller using FIFO.
ＦＩＦＯを用いたメモリコントローラにより外部バスアクセスの高速化を可能としたメモリシステムを提供する。 - 特許庁 - To increase access to the memory of a CPU by reducing the number of access to a memory at the time of transferring a video, and to improve the performance of this printer controller.
ビデオ転送時のメモリに対するアクセス数を減らす事により、ＣＰＵのメモリに対するアクセスを上げ、装置のパフォーマンスを向上させる。 - 特許庁 - To provide a memory controller capable of easily acquiring an access state to a flash memory, and easily suspending the access operation.
フラッシュメモリに対するアクセス状況を容易に把握できると共に、アクセス動作を容易に中止させることができるメモリコントローラを提供する。 - 特許庁 - The access controller 82 transfers the formatted data from the block memory 81 to the data processor.
アクセスコントローラ８２はまた、フォーマットされたデータをブロックメモリ８１からデータプロセッサへ転送する。 - 特許庁 - A memory controller accesses each minimum access unit specified by the logical address 90.
メモリコントローラは、論理アドレス９０によって指定された最小アクセス単位にアクセスする。 - 特許庁 - The system includes a memory controller which includes a plurality of hard disks and controls access of the hard disks.
複数のハードディスクを備え、当該ハードディスクのアクセスを制御するメモリコントローラを備える。 - 特許庁 - METHOD FOR CONTROLLING INFORMATION PROCESSING SYSTEM, INFORMATION PROCESSING SYSTEM, DIRECT MEMORY ACCESS CONTROLLER, AND PROGRAM
情報処理システムの制御方法、情報処理システム、ダイレクトメモリアクセス制御装置、プログラム - 特許庁 - A memory controller 900 includes a register for setting the final address of access from a bus master.
メモリコントローラ９００は、バスマスタからのアクセスの最終アドレスを設定するレジスタを備える。 - 特許庁 - The memory controller 4 queues the address information and a refreshing request to an access queue.
メモリコントローラ４は、アドレス情報とリフレッシュ要求をともにアクセスキューにキューイングする。 - 特許庁 - SYSTEM OR SOFTWARE, DMAC (DIRECT MEMORY ACCESS CONTROLLER), DMAC CONTROL SOFTWARE, AND IMAGE PROCESSOR
システムあるいはソフトウェア、ＤＭＡＣ、ＤＭＡＣ制御ソフトウェア、および画像処理装置 - 特許庁 - DIRECT MEMORY ACCESS DEVICE, BUS ARBITRATION CONTROLLER, AND CONTROL METHOD FOR THE SAME
ダイレクトメモリアクセス装置およびバスアービトレーション制御装置、ならびにそれらの制御方法 - 特許庁 - Consequently, the memory controller 4 can perform readout/write access at high speed.
そのため、メモリコントローラ４は、読み出し／書き込みアクセスを高速に行なうことができるのである。 - 特許庁 - The data buffer is provided with a block memory 81 connected with the burst memory and the data processor and an access controller 82 connected with the block memory 81, the data processor, and the burst memory.
データバッファはバーストメモリ、データプロセッサに接続されたブロックメモリ８１と、ブロックメモリ８１、データプロセッサ、バーストメモリに接続されたアクセスコントローラ８２とを有する。 - 特許庁 - To provide a memory access controller realizing high-speed communication data swapping via a memory by a simple structure, a memory access system, an information reproduction device, and an electronic apparatus.
メモリを介して、簡素な構成で高速に通信データのやり取りを実現するメモリアクセス制御装置、メモリアクセスシステム、情報再生装置及び電子機器を提供する。 - 特許庁 - In this case, a memory controller performs access operation to any of the memory blocks and refresh operation to at least one of the memory blocks which does not perform the access operation in response to the access request.
この際、メモリ制御部は、メモリブロックのいずれかに対するアクセス動作と、アクセス動作を実行しないメモリブロックの少なくとも１つに対するリフレッシュ動作とを、アクセス要求に応答して実行する。 - 特許庁 - When the Disk Controller 6 asserts a special cycle instruction signal 30 indicating to be the access to the memory present in the memory hole, the access to the memory space is distributed to the access to a DRAM 3b not available usually.
またＤｉｓｋ Ｃｏｎｔｒｏｌｌｅｒ６がメモリホール領域に存在するメモリへのアクセスであることを示す特殊サイクル指示信号３０をアサートした場合、通常使用できないＤＲＡＭ３ｂへのアクセスに振り分けられる。 - 特許庁 - To simultaneously operate a CPU and DMAC, when the destination of access by a CPU does not agree with the destination of access by a DMAC (direct memory access controller).
ＣＰＵのアクセス先がＤＭＡＣのアクセス先と一致しないとき、ＣＰＵとＤＭＡＣを同時に動作させることができるようにする。 - 特許庁 - To provide a multi-bank access controller to realize efficient multi- bank access and to enable detection of termination of memory access if necessary.
効率良いマルチバンクアクセスを実現し且つ必要に応じてメモリアクセスの終了を検知可能にするマルチバンクアクセス制御装置を提供すること。 - 特許庁 - A memory controller circuit 18a connected to a memory 24 consisting of plural lines includes a circuit 28 for receiving a signal expressing a memory access request.
複数行のメモリ（２４）に結合したメモリ・コントローラ回路（１８ａ）は、メモリ・アクセス要求を表す信号を受取る回路（２８）を含む。 - 特許庁 - To provide a memory controller for allowing a bus controller to read correct data even in an access mode which is not supported by an external memory device.
外部メモリデバイスがサポートしていないアクセスモードである場合でも、バスコントローラが正しいデータを読出すことが可能なメモリコントローラを提供すること。 - 特許庁 - To provide a memory access controller which can skillfully rearrange access memories without lowering access efficiency, even if access requests are generated at a time.
アクセスリクエストが重複して発生してもアクセス効率を低下させることなく、複数のアクセスリクエストを巧みに整理することができるメモリアクセス制御装置を提供する。 - 特許庁 - An access time since read access is started until write data to an external memory 4 and read data from the external memory 4 are matched is measured by a measuring unit 6 and a comparator 7 in a memory access adjusting device 5 of a system controller 100, and a memory access controller 3 automatically sets the wait cycle corresponding to the memory specification of the external memory 4 based on the result.
システムコントローラ１００のメモリアクセス調整装置５内の計測器６、および比較器７により、リードアクセスを開始してから、外部メモリ４へのライトデータと外部メモリ４からのリードデータとが一致するまでのアクセスタイムを計測し、メモリアクセス制御装置３が、その結果に基づいて、外部メモリ４のメモリスペックに応じたウエイトサイクルを自動的に設定する。 - 特許庁 - To provide a memory controller capable of executing an access synchronized with an operation clock of a host system, and a flash memory system having the memory controller.
本発明は、ホストシステムの動作クロックに同期したアクセスが可能なメモリコントローラ、及び当該メモリコントローラを備えるフラッシュメモリシステムを提供することを目的とする。 - 特許庁 - A memory controller 4 can perform readout/write access to a memory 3 by hardware control of the memory controller 4 not by means of software control of a host system 1.
メモリコントローラ４は、ホストシステム１のソフトウェア制御によることなく、メモリコントローラ４のハードウェア制御により、読み出し／書き込みアクセスをメモリ３に対して行なうことができる。 - 特許庁 - Even when an interface of a controller accesses the semiconductor memory is different from an interface for accessing the memory cell array, the controller can access the memory cell array.
フィールドプログラマブル部により、半導体メモリをアクセスするコントローラのインタフェースが、メモリセルアレイをアクセスするためのインタフェースと異なる場合にも、コントローラはメモリセルアレイをアクセスできる。 - 特許庁 - It further comprises an image memory access controller 121, a memory module 122 at the controller side, a facsimile control unit 124, a system controller 131 connected to the image memory access controller 121, a RAM 132, a ROM 133 and an operation panel 134 through a parallel bus 120.
さらに、パラレルバス１２０を介して、画像メモリー・アクセス制御部１２１、コントローラー側メモリー・モジュール１２２、ファクシミリ制御ユニット１２４、画像メモリー・アクセス制御部１２１に接続されるシステム・コントローラー１３１、ＲＡＭ１３２、ＲＯＭ１３３、操作パネル１３４を備える。 - 特許庁 - When the memory access requests held are issued to the memory devices, the sequence of issuing the memory access requests is controlled from a media delay information that shows the media delay between the memory controller and each of the memory devices.
保持されたメモリアクセス要求をメモリデバイスに発行する際に、メモリコントローラと各メモリデバイスとの間の配線遅延を示す配線遅延情報に基づき、メモリアクセス要求を発行する順序を制御する。 - 特許庁 - In addition to implementing the specialized handling, a memory controller that is associated with the reservation/decoration controller routes a corresponding access request back to the data processor core to access local memory of the data processor core.
特定動作に加えて、データプロセッサコアのローカルメモリをアクセスするために予約／修飾コントローラに関連するメモリコントローラが相当するアクセス要求をデータプロセッサコアにルーティングする。 - 特許庁 - To provide a controller of a non-volatile memory in which retrieval operation of a block to be a compaction processing target candidate, does not influence an access speed of access to a main memory.
コンパクション処理の対象候補となるブロックの検索動作がメインメモリへのアクセス速度に影響しない不揮発性メモリのコントローラを提供する。 - 特許庁 - To provide a data processing system allowing the active suppression of the deviation of memory access to one of a CPU and a DMA (Direct Memory Access) controller.
ＣＰＵ又はＤＭＡ制御装置の一方にメモリアクセスが偏ることを能動的に抑制することができるデータ処理システムを提供することにある。 - 特許庁 - To provide a memory access controller capable of efficiently restricting the access memory region of each program component without modifying a program code.
プログラムコードを改変することなく、格プログラム部品のアクセスメモリ領域を効率よく制限することを可能とするメモリアクセス制限装置を提供する。 - 特許庁 - When the packet is a packet storing the direct memory access data, a buffer 14 stores the direct memory access data and a DMA controller 19 controls DMA transfer.
直接メモリアクセス用データの保持パケットであれば、該直接メモリアクセス用データをバッファ１４に格納して、ＤＭＡコントローラ１９がＤＭＡ転送を制御する。 - 特許庁 - A monitoring part 3 of this memory access controller measures a memory access consumption zone based on a generated memory access request, and compares a measured result therein with one or a plurality of stepwise threshold values to determine a class of the memory consumption zone.
メモリアクセス制御装置のモニタ部３は、発生したメモリアクセス要求からメモリアクセス消費帯域を測定し、この測定結果と１つまたは段階的な複数の閾値とを比較してメモリ消費帯域のクラスを判定する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
