「memory access controller」を含む例文一覧(582)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 12 次へ＞- A controller 16 produces an access code corresponding to the X gain Gx, and accesses the memory section 17 to determine the inclination angle α.
制御部１６が前記ＸゲインＧｘに対応するアクセスコードを生成し、前記メモリ部１７にアクセスすることにより傾斜角αが求まる。 - 特許庁 - While the processor is in low-power mode, the direct memory access controller can process the recipe and cause the data to be displayed on the display according to the recipe instructions.
プロセッサが低電力モードの間、ダイレクト・メモリ・アクセス・コントローラがレシピを処理し、レシピ命令に従ってディスプレイ上にデータを表示させる。 - 特許庁 - The memory controller 1A controls the output of the data specified by the row address relating to the read access and the generated column addresses.
ここで、メモリコントローラ（１Ａ）は、上記リードアクセスに係る行アドレス及び上記生成された列アドレスで指定されるデータの出力制御を行う。 - 特許庁 - To provide a DMA(direct memory access) transfer controller which can improve the performance of the whole system by decreasing the occupancy ratio of a system bus and an I/O bus.
システムバスやＩ／Ｏバスの占有率を縮小し、システム全体の性能を向上可能なＤＭＡ転送制御装置を提供する。 - 特許庁 - The main CPU 42 controls the media controller 46 to inhibit access to the image data to which the security information is attached in the memory card 32.
また、メインＣＰＵ４２は、メディアコントローラ４６を制御して、メモリカード３２内のセキュリティ情報が付加された画像データへのアクセスを禁止する。 - 特許庁 - When a read command is output from a DMAC (Direct Memory Access Controller) 22, the address part of the command is replaced with a page index in a page index transfer sequencer, and output to the memory 4.
ＤＭＡＣ２２により読み出しコマンドが出力されると、このコマンドのアドレス部が、ページインデックス転送シーケンサにおいてページインデックスに置き換えられ、メモリ４に対して出力される。 - 特許庁 - A memory access unit 104 writes image data of one frame among those of a plurality of frames in a memory 105, based on the vertical synchronizing signal outputted from the synchronizing signal controller 103.
メモリアクセス部１０４は、同期信号制御部１０３から出力される垂直同期信号に基づき、複数フレームの画像データの内の１フレームの画像データをメモリ１０５に書き込む。 - 特許庁 - To provide a direct memory access controller and an image processor, capable of reading read units from a plurality of data blocks stored in a memory in accordance with a predetermined order.
メモリに格納された複数のデータブロックから読出し単位を所定の順序に従って読出していくことが可能なダイレクトメモリアクセスコントローラ及び画像処理装置を提供する。 - 特許庁 - When execution of the parallel codes is completed, the memory controller 7 newly sends a signal to the selector 8, changes over access to a normal sequential code present in a main memory 2, and continues processing.
並列コードの実行が終了したら、メモリコントローラ７が再びセレクタ８に信号を送り、メインメモリ２にある通常の逐次コードにアクセスを切り替えて処理を続行する。 - 特許庁 - The disk drive system includes a processing element which executes various operations and a hard disk controller having a buffer which provides an interface for the memory device such as a random access memory or the like.
ディスク駆動システムが種々の動作を実行する処理要素及びランダムアクセスメモリ等のメモリ装置に対するインターフェースを与えるバッファを具備するハードディスク制御器を有している。 - 特許庁 - To accelerate flash memory access in an entire system by carrying out write and erase processing to a plurality of flash memories by a flash memory controller in small circuit scale.
複数のフラッシュメモリに対して、回路規模の小さいフラッシュメモリコントローラにより、ライト及びイレーズ処理を実行可能とし、フラッシュメモリアクセスをシステム全体で高速化することを可能とする。 - 特許庁 - The memory controller 11 judges that an access requirement is issued from any of the CPU 30 and the DMA when the requirement is issued from the CPU 30 or the DMA to the system memory 20.
メモリ制御装置１１は、ＣＰＵ３０またはＤＭＡからシステムメモリ２０へのアクセスの要求があると、その要求がＣＰＵ３０およびＤＭＡの何れからであるかを判断する。 - 特許庁 - That is, when continuous access (the number of times of burst transfer) to the memory controller is unfixed, the number of times of the transfer of the unfixed continuous access performed at present is predicted by the history of the number of times of the transfer in the past, and useless access is reduced.
すなわち、メモリコントローラへの連続アクセス（バースト転送回数）が不定な時に、過去の転送回数の履歴より、現在行われている不定な連続アクセスの転送回数を予測して、無駄なアクセスを減らすことができる。 - 特許庁 - Next, a main control part reads in the address converted from the address indicating the controller 93 to the address of the I/O memory 20 by the address conversion part 5 and controls the access to the address of the read-in I/O memory 20, thereby implementing the emulation of a controller which accesses the I/O memory 20 instead of the controller 93.
次に、メイン制御部は、アドレス変換部５により制御装置９３を示すアドレスからＩ／Ｏメモリ２０のアドレスへ変換されたアドレスを読み込み、読み込んだＩ／Ｏメモリ２０のアドレスへのアクセスを制御するすることにより、制御装置９３の代わりに、Ｉ／Ｏメモリ２０へアクセスする制御装置のエミュレーションを実現する。 - 特許庁 - The memory controller can interface with the outside according to a predetermined protocol and the memory controller performs error detection/correction for the stored information at predetermined intervals of time as well as reading the stored information to the outside at an external access request.
メモリコントローラは、所定のプロトコルに従って外部とインタフェース可能であり、メモリコントローラは、外部からのアクセス要求に従って記憶情報を外部に読み出すのとは別に、記憶情報のエラー検出・訂正を所定時間毎に行う。 - 特許庁 - The apparatus may also comprise stored programming configured to set up the display controller with a display address for the data stream, set up the direct memory access controller with a source address from the data stream, a destination address for the data stream, and a size for the data stream, and initiate transfer of the data stream by the direct memory access controller to the display controller.
この装置は、ディスプレイコントローラをデータストリームについてのディスプレイアドレスでセットアップし、直接メモリアクセスコントローラをデータストリームについての出所アドレス、データストリームについての宛先アドレス及びデータストリームについてのサイズでセットアップし、直接メモリアクセスコントローラによってディスプレイコントローラへのデータストリームの伝送を開始するよう構成された記憶プログラミングを更に有するのがよい。 - 特許庁 - This memory controller for controlling access from a CPU to a memory is provided with: a memory diagnosing means for accessing the memory for diagnosis; an information setting means for setting cycle information corresponding to a load state from the CPU; and a cycle adjusting means for adjusting a cycle for memory access by a memory diagnosing means based on the cycle information of the information setting means.
ＣＰＵからメモリへのアクセスを制御するメモリコントローラに、メモリをアクセスして診断するメモリ診断手段を有するメモリコントローラにおいて、ＣＰＵから負荷状態に応じた周期情報を設定される情報設定手段と、情報設定手段の周期情報に基づいてメモリ診断手段がメモリをアクセスする周期を調整する周期調整手段を有する。 - 特許庁 - The controller LSI 21 executes the interface control of the SD memory card (security data access control and memory access control to the flash memory 22) together with high-order protocol control by running a protocol control program and an SD card interface control program in a ROM 21b by an MPU 21a.
コントローラＬＳＩ２１は、ＭＰＵ２１ａによりＲＯＭ２１ｂ中のプロトコル制御プログラム、ＳＤカードインタフェース制御プログラムを実行することで、上位のプロトコル制御と共に、ＳＤメモリカードのインタフェース制御（セキュリティデータアクセス制御、フラッシュメモリ２２に対するメモリアクセス制御）を実行する。 - 特許庁 - When access from a plurality of DMA sources 1a-1n to a memory 5 is requested, the DMA sources are selected according to a prescribed priority order by an arbitration circuit 3, and the access to the memory is executed by a memory controller 4 in response to the requests of the selected DMA sources.
複数のＤＭＡ源１ａ〜１ｎからメモリ５へのアクセスを要求されたときに、調停回路３により所定の優先順位に従ってＤＭＡ源が選択され、メモリコントローラ４によって選択されたＤＭＡ源の要求に応じてメモリへのアクセスが実行される。 - 特許庁 - The memory card 100 comprises an access frequency count means 121 counting, in generation of access from the host device 200 to a user data area 113, the access frequency of every specified block unit in the user data area 113, an access frequency storage area 114 storing the access frequency, and a controller 116.
メモリカード１００は、ホスト機器２００からユーザデータ領域１１３へアクセスが発生した場合、当該ユーザデータ領域１１３における特定のブロック単位毎のアクセス回数をカウントするアクセス回数カウント手段１２１と、アクセス回数を格納するアクセス回数格納領域１１４と、コントローラ１１６とを備える。 - 特許庁 - To provide a memory controller which has no delay of an access time, even if input/output data vary in amount as a memory controller which has the same number of input lines and output lines and performs access control, when a memory which has a burst mode is used while the number of effective lines is varied corresponding to the amount of input/output data.
同一複数の入力ライン及び出力ラインを有し、バーストモードを有するメモリを、有効ラインの数を入出力データ量に応じて変更して用いる際のアクセス制御を行うメモリ制御装置において、入出力データ量の変動が生じてもアクセス時間の遅延を生じないメモリ制御装置を提供すること。 - 特許庁 - A memory controller 10 includes an interleaving access means 7a and a non-interleaving access means 7b, and includes further a storage management means 13 for converting an address in a page unit, and the storage management means 13 conducts the switching between the interleaving access and the non-interleaving access.
インターリーブアクセス手段７ａと非インターリーブアクセス手段７ｂを備えたメモリコントローラ１０であって、ページ単位でアドレスを変換する記憶管理手段１３をさらに有し、前記記憶管理手段１３は、ページ毎にインターリーブアクセスと、非インターリーブアクセスを切り替える、ことを特徴とする。 - 特許庁 - The semiconductor memory device has therein a device information storage part for storing information on the characteristics of the semiconductor memory device, and an interface controller for performing file access suitable for the characteristics of the semiconductor memory device on the basis of the information, and thus, the access device can achieve optimum file access without awareness of the characteristics of the semiconductor memory device.
本発明に関わる半導体メモリ装置は、半導体メモリ装置の特性に関する情報を格納する装置情報格納部と、その情報を基に半導体メモリ装置の特性に適したファイルアクセスを行うインターフェース制御部を半導体メモリ装置内に備えることにより、アクセス装置が半導体メモリ装置の特性を意識することなく、最適なファイルアクセスを実現することができる。 - 特許庁 - To realize a memory controller capable of reducing the package size by reducing the number of pins of an ASIC while minimizing the deterioration of performance, and making performable high speed access by sequential (continuous) access.
パフォーマンス低下を最小限にしながらＡＳＩＣのピン数の削減によるパッケージサイズ縮小を図ると共に、シーケンシャル（連続）アクセスによる高速アクセスを可能とするメモリコントローラを実現する。 - 特許庁 - In a disk drive 1 having a disk medium 10 and a flash memory 22, a disk controller 20 controls so that block erase processing during access to the flash memory 22 is performed at a timing different from the timing of a seek operation during access to the disk medium 10.
ディスク媒体１０及びフラッシュメモリ２２を有するディスクドライブ１において、ディスクコントローラ２０は、フラッシュメモリ２２のアクセスに伴うブロックイレース処理のタイミングを、ディスク媒体１０のアクセスに伴うシーク動作のタイミングとは異なるように制御する。 - 特許庁 - When the portable medium is connected to the information processor, the controller access means holds information to make the portable medium associated with the second memory area.
可搬媒体と情報処理装置との接続がなされると、コントローラアクセス手段は、可搬媒体と第二メモリ領域を紐付けるための情報を保持する。 - 特許庁 - The input/output controller operation history storage area 11 can be referred to by any device which has the right to access the main memory 1.
入出力制御装置動作履歴格納エリア１１は、メインメモリー１内にあってアクセス権を持つ装置ならば、どの装置からにても参照することができる。 - 特許庁 - To relax the congestion of the memory access at a controller side, raise the processing rate for an image turning process, and improve the efficiency of the image processing.
コントローラー側のメモリーアクセスの混雑を緩和し、かつ画像の回転処理を行う場合の処理速度を上げ、画像処理の効率を向上させる。 - 特許庁 - The PCI controller 1 comprises a PCI side control part 11, a burst-access dual port memory 12, an I/O side control part 13 and an address comparison part 14.
ＰＣＩコントローラ１は、ＰＣＩ側制御部１１、バーストアクセス用デュアルポートメモリ１２、Ｉ／Ｏ側制御部１３、及びアドレス比較部１４を備える。 - 特許庁 - A memory controller 3 reads out storage data 50 from a normal access area 41 and corrects an error of the storage data 50 when receiving a readout command.
メモリコントローラ３は、読み出しコマンドを受け付けた場合、通常アクセス領域４１から格納データ５０を読み出し、格納データ５０のエラーを訂正する。 - 特許庁 - To achieve a low power consumption by reducing the number of access to an instruction cache tag memory without adding modification to an instruction cache controller in an instruction cache.
命令キャッシュにおける命令キャッシュコントローラに修正を加えることなく、命令キャッシュタグメモリへのアクセス回数を減らし、低消費電力化を図る。 - 特許庁 - To provide an image formation controller in which memory access can be performed efficiently through a simple arrangement depending on the format of image data being processed.
処理する画像データの形式に応じて簡便な構成で効率的なメモリアクセスを実行することができる画像形成コントローラ装置を提供すること。 - 特許庁 - To provide a high-speed access controller capable of eliminating the influence of address decoding delay after read command input and reading a memory at a high speed.
リードコマンド入力後のアドレスデコード遅延の影響をなくすことができ、高速にメモリを読み出すことができる高速アクセス制御装置を提供する。 - 特許庁 - A DSP (digital signal processor) 20 of an LSI (large scale integrated circuit) 13 executes a boot program and downloads an execution program 10 by using a function of DMA_-CNT (direct memory access controller) 21 in the process.
ＬＳＩ３のＤＳＰ２０は、ブートプログラムを実行し、その過程で、ＤＭＡ＿ＣＮＴ２１の機能を用いて、実行プログラム１０をダウンロードする。 - 特許庁 - The controller allows access control to the non-volatile memory and communication control via the radio communication circuit and has an authentication function.
前記コントローラは不揮発性メモリへのアクセス制御と、前記無線通信回路を介した通信制御とを各々可能とすると共に、認証機能を有する。 - 特許庁 - A DMA controller 14 executes data transfer between the FIFO memories 11, 12 and the memory 4 in asynchronism with the access from the bus 3 to the virtual address space.
ＤＭＡコントローラ１４は、バス３側から仮想アドレス空間へのアクセスと非同期にＦＩＦＯメモリ１１、１２とメモリ４との間でデータ転送を実行する。 - 特許庁 - The core processing unit can execute its special processing without responding to a signal transfer requirement by installing a direct memory access(DMA) controller.
直接メモリ・アクセス（ＤＭＡ）コントローラを設けることにより、コア処理ユニットは、信号転送要求に応答することなく、その特殊処理を実行することできる。 - 特許庁 - A data transfer mechanism is provided with a main memory 2 storing image data, a line memory 5 outputting pixel data of a second input line to the resolution conversion part 6 and a DMA(direct memory access) controller 3 which DMA-transfers picture data of the first input line from the main memory 2.
データ転送機構は、画像データを格納する主メモリ２と、解像度変換部６に対して第２入力ラインの画素データを出力するライン・メモリ５と、主メモリ２から第１入力ラインの画像データをＤＭＡ転送させるＤＭＡコントローラ３とを備える。 - 特許庁 - The controller responds to a command which is given from an external part, controls the driving of the light-emitting element, displays a state during a memory access operation and displays the free capacitance of the memory, based on sector management information of the memory.
コントローラは、外部から与えられるのコマンドに応答して、前記発光素子を駆動制御して、前記メモリアクセス動作中の状態を表示し、また、メモリのセクタ管理情報に基づいてメモリの空き容量の状態を表示する。 - 特許庁 - When a loop detection device 6 detects that the loop is newly accessed, a memory controller 7 notifies a processor 1 of each node such that the processor 1 reads the code from the sub memory 5, and sends a signal to a selector 8 to access the sub memory 5.
上記ループを再びアクセスしたことがループ検出装置６で検出されると、メモリコントローラ７はサブメモリ５からコードを読み出すように各ノードのプロセッサ１に通知し、また、セレクタ８に信号を送ってサブメモリ５をアクセスさせる。 - 特許庁 - The direct memory access controller is responsive to a data transfer request received from one of the plurality of channels or from the processor to access one set of the corresponding control data stored in the memory, the direct memory access performing at least a portion of the data transfer requested in dependence upon the accessed control data.
ダイレクト・メモリ・アクセス・コントローラは、前記複数のチャネルの１つ又は前記プロセッサから受信するデータ転送要求に応答して、前記メモリ中に記憶された前記対応する制御データの１組にアクセスし、前記ダイレクト・メモリ・アクセスは、前記アクセスされる制御データに依存して要求される前記データ転送の少なくとも一部を実行する。 - 特許庁 - To provide a disk array controller which improves access performance, from a host computer to a cache memory and a disk unit, by relieving the load on an internal interface in the disk array controller.
ディスクアレイ制御装置内の内部インタフェースの負荷を軽減し、ホストコンピュータからのキャッシュメモリおよびディスク装置へのアクセス性能を向上することのできるディスクアレイ制御装置を提供する。 - 特許庁 - A virtual mapping system including the flash memory 12, a flash controller 14 and a random access memory 16 is provided, to thereby enable continuous writing on a physical address location where data are not written.
フラッシュメモリ（１２）、フラッシュコントローラ（１４）とランダムアクセスメモリ（１６）とを含む仮想マッピングシステムを設けることにより、データを書込まれていない物理アドレス場所に連続して書込むことが可能になる。 - 特許庁 - To reduce processing loads for the DMAC (Direct Memory Access Controller) control of a CPU by enabling an image processing part to flexibly read out various data from an external memory for each band area and autonomously execute image processing.
画像処理部が種々のデータを外部メモリからバンド領域毎に柔軟に読み出して自律的に画像処理を実行可能とし、ＣＰＵのＤＭＡＣ制御のための処理負荷を軽減する。 - 特許庁 - To provide a DMA(direct memory access) controller which efficiently uses, especially a memory (receiving buffer), performs data transfer faster and also eliminates an overhead.
本発明はＤＭＡ（ダイレクト・メモリ・アクセス）制御装置に係り、特にメモリ（受信バッファ）を効率よく使用し、データ転送をより高速に行うと共に、オーバーヘッドをなくすＤＭＡ制御装置を提供するものである。 - 特許庁 - The cache storage device 10 has a cache memory 11 and a cache controller 12 for controlling the operation of the cache memory 11 with the access of data from a CPU 3 to a data holding device 9.
キャッシュ記憶装置１０は、キャッシュメモリ１１と、ＣＰＵ３からデータ保持装置９へのデータのアクセスに伴うキャッシュメモリ１１の動作を制御するキャッシュ制御装置１２とを有している。 - 特許庁 - The memory card controller includes a memory (210) to store the file allocation table, and a processor (220) to update the file allocation table and file system structures based on access commands received from the host device.
メモリカードコントローラは、ファイルアロケーションテーブルを格納するためのメモリ(210)と、ホストデバイスから受信したアクセスコマンド(110)に基づいてファイルアロケーションテーブル及びファイルシステム構造を更新するためのプロセッサ(220)とを含む。 - 特許庁 - Then, if a USB controller 1L can access the USB memory 6 when an operating system starts, the snap shot data 5 stored in the USB memory 6 is restored onto the RAM 1B.
そして、オペレーティングシステムの起動の際にＵＳＢコントローラ１ＬがＵＳＢメモリ６へアクセスすることができる場合のであれば、ＵＳＢメモリ６に記憶されているスナップショットデータ５をＲＡＭ１Ｂに復元する。 - 特許庁 - When the unit 4 becomes a processable state, the unit 3 receives the data bypassed to the memory 9 from an image memory access controller 6, and transfers the data to the unit 4.
画像処理プロセッサ４が処理できる状態になったら、画像バス管理部３はメモリ９に回避した画像データを画像メモリアクセス制御部６から受け取り、画像処理プロセッサ４に転送する。 - 特許庁 - A memory control part 14 outputs a CTR signal to a bus controller 10, when a cache is miss-hit, and the control part 12 tries to access an external bus 200, via the memory control part 14.
キャッシュがミスヒットした場合、メモリ管理部１４は、バスコントローラ１０に対しＣＴＲ信号を出力し、制御部１２は、該メモリ管理部１４を介して、エクスターナルバス２００をアクセスしようとする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
