「memory access controller」を含む例文一覧(582)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 12 次へ＞- In the requirement of the burst access from the DMA to the system memory 20, the memory controller 11 conducts the access to the bank 1 of the system memory 20 by the burst length 4, or an access to a bank 2 of the system memory 20 by a burst length 8.
一方、ＤＭＡからシステムメモリ２０へのバーストアクセスの要求であれば、メモリ制御装置１１は、システムメモリ２０のバンク１に対してバースト長４でアクセスし、或いは、システムメモリ２０のバンク２に対してバースト長８でアクセスする。 - 特許庁 - When a CPU 1 performs access to a memory 2, a memory access instruction and memory address outputted by the CPU 1 are a read access to the read inhibition area or a write access to the write inhibition area, a memory controller 4 is restrained from generating a chip select signal.
ＣＰＵ１がメモリ２にアクセスした際に、ＣＰＵ１が出力したメモリアクセス指令とメモリアドレスとが、リード禁止領域に対するリードアクセスか、又はライト禁止領域に対するライトアクセスである場合に、メモリコントローラ４に対してチップセレクト信号の生成を抑制させる。 - 特許庁 - One pipe buffer for retrieving an even segment and its corresponding odd segment by one memory access to the memory is also included in the graphics controller.
メモリへの１回のメモリアクセスで偶数セグメント及び対応する奇数セグメントを検索する１つのパイプバッファを有する。 - 特許庁 - To provide a memory controller for efficiently operating access control between plural outside devices and a memory.
複数の外部装置とメモリとの間のアクセス制御を効率的に行うことが可能なメモリ制御装置を提供する。 - 特許庁 - To provide a memory controller for adjusting memory access timing even without a blanking period in an application.
アプリケーションにブランキング期間が無くても、メモリアクセスタイミングを調整することができるメモリ制御装置を提供することである。 - 特許庁 - Then, when the memory controller and I/O controller are turned to be able to perform access to the SDRAM and input/output device, the the DMA controller and CPU preferentially acquires the bus master right.
そして、メモリコントローラ，Ｉ／ＯコントローラがＳＤＲＡＭ，入出力装置をアクセスア可になった場合に、優先的にバスマスタ権を獲得する。 - 特許庁 - The functions of the whole device are controlled by a system controller 231, the access to the memory module 222 is centrally controlled by an image memory access controller 221, and the memory module 222 is shared by a plurality of functions.
システム・コントローラー２３１により装置全体の機能を制御するとともに、画像メモリー・アクセス制御部２２１によりメモリー・モジュール２２２へのアクセスを集中管理してメモリー・モジュール２２２を複数の機能で共有する。 - 特許庁 - This apparatus is the semiconductor integrated circuit apparatus 100 including a memory controller 110 performing access control based on access request from a host for a dynamic random access memory having a self-refresh function.
セルフリフレッシュ機能を有するダイナミックランダムアクセスメモリに対し、ホストからのアクセス要求に基づくアクセス制御を行うメモリーコントローラ１１０を含む半導体集積回路装置１００である。 - 特許庁 - To flexibly ensure latency even when access requests from a plurality of access masters continuously compete with each other by a memory access controller.
メモリアクセス制御装置によって、複数のアクセスマスタからのアクセス要求が連続して競合する場合にも、柔軟にレイテンシを保証できるようにする。 - 特許庁 - When they are not matched, a control signal generating circuit 15 performs an access to the external memory device in an access mode different from the burst access request from the bus controller.
一致しない場合には、制御信号生成回路１５がバスコントローラからのバーストアクセス要求と異なるアクセスモードで外部メモリデバイスにアクセスする。 - 特許庁 - Further the update data are temporarily stored in a second nonvolatile memory 213 for process control via the memory access controller 221 and an image data controller 203.
また、画像メモリー・アクセス制御部２２１、画像データ制御部２０３を介してプロセス制御用の第２の不揮発メモリー２１３に一時的に格納される。 - 特許庁 - To provide an image memory, an image memory system, and a memory controller in which access can be performed efficiently for a rectangular region of two dimensional arrangement data.
二次元配列データの矩形領域へのアクセスを効率的に行うことができる画像メモリ，画像メモリシステム，メモリコントローラを提供する。 - 特許庁 - The printer video processor is integrated with the input/output controller and a memory interface, optimizes a memory bandwidth and enables priority memory access.
プリンタ・ビデオ・プロセッサは入出力コントローラおよびメモリ・インタフェースと統合化されてメモリ・バンド幅を最適化し、優先順メモリ・アクセスを可能にする。 - 特許庁 - A received signal memory controller 120 controls the access so as to reuse the memory space by overwriting data in a received signal memory 102 one after another.
受信信号メモリ制御部１２０は、受信信号メモリ１０２を順次上書きしてメモリ空間を再利用するようにアクセスを制御する。 - 特許庁 - To provide a configuration and operation method of a memory controller, for control of memory access processing for increasing an effective bandwidth of a memory.
有効なメモリ帯域幅を拡張させるためのメモリアクセス処理を制御するためのメモリコントローラの構成及び動作方法を提供すること。 - 特許庁 - In an information processor, the processor 102 can communicate with the shared memory 106, and a direct-memory-access controller (DMAC) 160 can be connected with the local memory 104.
プロセッサ１０２は、共有メモリ１０６と通信可能であり、ダイレクト・メモリ・アクセス・コントローラ（ＤＭＡＣ）１６０はローカルメモリ１０４と接続しうる。 - 特許庁 - To provide a memory controller, a memory system and a memory control method suitable for storing data whose rewrite frequency is high and data whose rewrite frequency is low in a flash memory and a nonvolatile memory whose random access is possible.
書き換え頻度が高いデータと低いデータをフラッシュメモリとランダムアクセスが可能な不揮発性メモリとに保存するときに好適なメモリコントローラ、メモリシステム及びメモリ制御方法の提供。 - 特許庁 - The multichannel DMAC(Direct Memory Access Controller) 4 has a plurality of DMAC parts 41 corresponding to the respective channels.
複数チャネルＤＭＡＣ４は，各チャネルに対応する複数のＤＭＡＣ部４１を持つ。 - 特許庁 - DEVICE AND METHOD FOR SORTING MODE IN DIRECT MEMORY ACCESS CONTROLLER OF DIGITAL SIGNAL PROCESSOR
ディジタル信号プロセッサの直接メモリ・アクセス・コントローラにおけるソーティング・モードのための装置および方法 - 特許庁 - To reduce an access amount of an image memory and to reduce a power consumption in an LCD controller.
画像メモリのアクセス量の低減や、ＬＣＤコントローラでの消費電力の低減を図る。 - 特許庁 - To provide a memory controller to which high speed access is possible even in update of subdirectory entry.
サブディレクトリエントリ更新時においても高速アクセスが可能なメモリコントローラを提供すること。 - 特許庁 - To provide an access controller and a USB memory equipped with the access controller and an access control program for accurately access-controlling desired hardware and software based on a standard time.
所望のハードウェア及びソフトウェアを、標準時刻に基づいて正確にアクセス制御することができるアクセス制御装置および該アクセス制御装置を備えたＵＳＢメモリ、並びにアクセス制御プログラムを提供する。 - 特許庁 - In order to reduce the access waiting time, immediately after the memory access, the memory controller speculatively directs that the selected row will continue to be energized following the acess, based on the history information in the memory speculation table, even after the access.
メモリ・コントローラは、直後のメモリ・アクセスのアクセス待ち時間を少なくするよう、アクセスの後も、メモリ・スペキュレーション・テーブルにおける履歴情報に基づきその選択された行を活性化し続けることを暫定的に指示する。 - 特許庁 - Thus, the memory controller can carry out the refresh operation during the access operation without a conflict between the access operation and the refresh operation.
これにより、アクセス動作とリフレッシュ動作とを競合することなく、アクセス動作の実行中にリフレッシュ動作を実行できる。 - 特許庁 - Memory allocation cache access is detected by an address decoder AD after a cache controller receives an access request from a CPU 2a.
メモリ割り付けキャッシュアクセスは、ＣＰＵ２ａからアクセス要求をキャッシュコントローラが受理した後、アドレスデコーダＡＤで検知される。 - 特許庁 - The memory controller 11 conducts an access to a bank 0 or a bank 1 of the system memory 20 by a burst length 4 in the requirement of the burst access from the CPU 30 to the system memory 20.
もし、ＣＰＵ３０からシステムメモリ２０へのバーストアクセスの要求であれば、メモリ制御装置１１は、システムメモリ２０のバンク０またはバンク１に対してバースト長４でアクセスする。 - 特許庁 - In addition, the device includes a programmable video direct memory access (VDMA) controller 26 to retrieve video data from memory in response to a command specifying a multidimensional block of video data.
さらに加えて、装置は、ビデオデータの多次元ブロックを指定する命令に応答して、メモリから、ビデオデータを検索するためのプログラマブルビデオ直接メモリアクセス（video direct memory access,VDMA）制御装置を含む。 - 特許庁 - Respective SLDRAM(sink link dynamic random access memory) 5.0 to 5.n execute a test of an internal memory part in accordance with an execution command that is given from a memory controller 3 and give a defective address to the controller 3.
ＳＬＤＲＡＭ５．０〜５．ｎの各々は、メモリコントローラ３からテスト実行コマンドが与えられたことに応じて内蔵メモリ部２４のテストを実行し、不良アドレスをメモリコントローラ３に与える。 - 特許庁 - To provide a system controller improving the efficiency of access processing to a flash memory, a flash memory system having the system controller, and a method for controlling a flash memory module.
フラッシュメモリに対するアクセス処理の効率も向上させることができるシステムコントローラ、システムコントローラを有するフラッシュメモリシステム、およびフラッシュメモリモジュールの制御方法を提供する。 - 特許庁 - This information processor has: a first processor core 10; the cache memory 13; a cache controller 11 controlling access to the cache memory; and a selector 12 connecting the cache memory to the controller 11 or a bus 40.
第１のプロセッサコア１０と、キャッシュメモリ１３と、キャッシュメモリへのアクセスを制御するキャッシュコントローラ１１と、キャッシュメモリをコントローラ１１又はバス４０に接続するセレクタ１２とを備える。 - 特許庁 - To make control of a semiconductor memory by a controller easy in an electronic device mounting a semiconductor memory requiring refresh to hold data such as DRAM(dynamic random access memory) and a controller.
ＤＲＡＭ等のように、データ保持にリフレッシュを必要とする半導体記憶装置と、コントローラとを搭載する電子装置であって、コントローラによる半導体記憶装置の制御を容易にする。 - 特許庁 - The controller can process a command to be directed to the controller itself, in order to access a data in a memory dynamically when executed.
制御装置は、そのメモリ中のデータに実行時ダイナミックにアクセスするため、制御装置自身に向けて命令を処理できる。 - 特許庁 - To provide a portable device with a processor, a direct memory access controller, a display controller, a display, and a low power mode.
プロセッサ、ダイレクト・メモリ・アクセス・コントローラ、ディスプレイ・コントローラ、ディスプレイ、および低電力モードを備える携帯デバイスを提供すること。 - 特許庁 - To provide a memory controller capable of transferring data at high speed by minimizing access frequencies to a memory.
メモリに対するアクセス回数を最小限に抑え，高速にデータの転送を行うことができるメモリ制御装置を提供する。 - 特許庁 - In a communication controller 1, DMA(direct memory access) transfer is directly performed between a network I/O device 4 and a cache memory device 6 without interposing a main memory 8.
通信制御装置１では、ＤＭＡ転送がメインメモリ８を介さずにネットワークＩ／Ｏ装置４とキャッシュメモリ装置６との間で直接行われる。 - 特許庁 - The printer video processor is unified with the input/ output controller and a memory interface to optimize memory band width and preferential order memory access is enabled.
プリンタ・ビデオ・プロセッサは入出力コントローラおよびメモリ・インタフェースと統合化されてメモリ・バンド幅を最適化し、優先順メモリ・アクセスを可能にする。 - 特許庁 - The memory controller for controlling access to a flash memory 11 comprises address registers 23a and 23b for retaining physical addresses on the flash memory 11.
フラッシュメモリ１１へのアクセスを制御するメモリコントローラに、フラッシュメモリ１１上の物理アドレスを保持させるためのアドレスレジスタ２３ａ，２３ｂを備えている。 - 特許庁 - An RAM access controller 106 controls the read and write of an RAM cache 107 and a line memory 108, and executes memory read and memory write corresponding to a request from the decoder 109.
RAMアクセスコントローラ106は、RAMキャッシュ107およびラインメモリ108の読み書きを制御して、デコーダ109の要求に応じたメモリ読出およびメモリ書込を実行する。 - 特許庁 - To provide a memory controller and a serial memory capable of preventing a memory access different from user's intention from being executed due to the influence of noise or the like.
ノイズ等の影響により使用者の意図とは異なるメモリアクセスが実行されることを防止できるメモリ制御装置及びシリアルメモリを提供する。 - 特許庁 - This memory system is constituted of a plurality of the functional blocks operated as bus masters and for carrying out prescribed processing, a memory controller, and a bus for connecting the plurality of functional blocks to the memory controller, the functional block adds the time information of finishing memory access when issuing the memory access, and the bus adds the time information of finishing the memory access to memory access information, and transfers it.
バスマスタとして動作し、所定の処理を行う複数の機能ブロックと、メモリコントローラと、前記複数の機能ブロックと前記メモリコントローラとを接続するバスとにより構成されるメモリシステムであって、前記機能ブロックは、メモリアクセスを発行する時に前記メモリアクセスが終了する時間情報を付加し、前記バスは、メモリアクセス情報に前記メモリアクセスが終了する時間情報を付加して転送する。 - 特許庁 - The printer controller includes: the memory having a protective area for storing the data of a protection object; a memory control means for controlling access to the memory; a first access request means for requesting the access to the memory through the CPU; and a second access request means for requesting the access to the memory through the DMA.
保護対象のデータを格納するための保護領域を有するメモリと、前記メモリに対するアクセスを制御するメモリ制御手段と、ＣＰＵを経由して前記メモリに対するアクセスを要求する第１のアクセス要求手段と、ＤＭＡを経由して前記メモリに対するアクセスを要求する第２のアクセス要求手段と、を備えるプリンタコントローラである。 - 特許庁 - A termination controller 26 detects the termination of each of the memory access commands by managing issuance and the termination of all the micro commands belonging to each of the memory access commands.
終了コントローラ２６は、各メモリアクセスコマンドに属する全マイクロコマンドの発行及び終了を管理することによって、各メモリアクセスコマンドの終了を検出する。 - 特許庁 - According to the decision results, if the signal (data) is an access to the local memories, a local memory controller converts the signal (data) into a form that fits a local memory bus (local bus), and the converted form of the signal (data) is made to access the local memories.
その判定結果により、ローカルメモリに対するアクセスであればローカルメモリコントローラによってローカルメモリバス(Local bus)に合う形に変換され、ローカルメモリにアクセスする。 - 特許庁 - A memory access controller 16 recognizes that the processor 11 has been permitted to access the shared memory 15 by the setting of the identification number of the processor 11 in the address signal line.
メモリアクセスコントローラ１６は、アドレス信号線にプロセッサ１１の識別番号が設定されたことにより、プロセッサ１１が共有メモリ１５にアクセスできたことを認識する。 - 特許庁 - In a figure, 21 is a CPU 21, 22 is a memory controller, 23 is a parameter set register group having an access parameter to be used by bank sharing and 24 is an external memory group being a final access object.
２１はＣＰＵ、２２はメモリコントローラ、２３はバンク共有で使用するアクセスパラメータを持つパラメータセットレジスタ群であり、P0〜Pnを要素にもつパラメータセットS0〜Snが存在している。 - 特許庁 - To provide a direct memory access controller capable of greatly reducing processing performed by a CPU by effectively utilizing characteristics of a file system in direct memory access transfer.
ダイレクトメモリアクセス転送において、ファイルシステムの特徴を効果的に利用し、ＣＰＵが行う処理を大幅に削減可能なダイレクトメモリアクセス制御装置を提供する。 - 特許庁 - The memory controller SDRAMC deactivates a power control signal CKE in response to completion of access operation of the semiconductor memory SDRAM responding to the access request.
メモリコントローラＳＤＲＡＭＣは、アクセス要求に応答する半導体メモリＳＤＲＡＭのアクセス動作の完了に応答してパワー制御信号ＣＫＥを非活性化する。 - 特許庁 - A memory controller is adapted to process requests for access to the data items stored in the memory banks in accordance with a specified bank access sequence.
メモリコントローラは、これらメモリバンク内に格納されているこれらデータ項目へのアクセスに対するリクエストをある指定されるバンクアクセスシーケンスに従って処理するように適合される。 - 特許庁 - At the time of permitting the request device issuing the continuous access request to access the memory 5, the memory controller 4 preferentially selects an access request from the request device at the time of succeeding arbitration.
メモリ制御装置４は、連続アクセス要求を発行した要求装置にメモリ５へのアクセスを許可した場合には、次回の調停の際に、該要求装置からのアクセス要求を優先的に選択する。 - 特許庁 - The memory controller performs access control over the nonvolatile memories responding to an external access instruction and substitution control for substituting another storage area for a storage area of a nonvolatile memory to which an access error occurs.
メモリコントローラは、外部からのアクセス指示に応答する前記不揮発性メモリのアクセス制御、及びアクセスエラーに係る不揮発性メモリの記憶領域を別の記憶領域に代替させる代替制御を行う。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
