「planarization」を含む例文一覧(457)
＜前へ 1 2 3 4 5 6 7 8 9 10 次へ＞- Since the common wires 91 cover the transistors 22 and 23 with a planarization film 33 and a protection insulating film 32 between them, reduction in the pixel aperture ratio is suppressed.
また、共通配線９１が平坦化膜３３及び保護絶縁膜３２を挟んでトランジスタ２２，２３を覆っているので、画素開口率の低下が抑えられている。 - 特許庁 - The planarization behavior is improved by increasing the relative concn. of the polishing slurry grains 118 contacting protrusions to heighten the selectivity of the polishing process.
プレーナー化の挙動は、研磨処理の選択性を高めるため、隆起形状と接触した研磨用スラリー粒子の相対濃度を増加させることによって改良される。 - 特許庁 - To provide a semiconductor device and a method for manufacturing it, in which the thickness of an interlayer insulating film of higher controllability is secured, related to a planarization process using a CMP technology.
ＣＭＰ技術による平坦化工程において、より制御性の高い層間絶縁膜の厚さを確保できる半導体装置及びその製造方法を提供する。 - 特許庁 - As shown in step 11, specified regions which may cause unevenness of the planarization on a layer to be planarized is selected at a step before chemical mechanical polishing.
ステップ１１に示すように、化学的機械的研磨の前の段階で、平坦化を不均一にする懸念のある被平坦化処理層の特定領域を選定する。 - 特許庁 - If the remainder of the separation layer 14 and the SiGe layer 12 are removed, and then, planarization is carried out by using hydrogen annealing, an Si substrate having a strained silicon layer can be obtained on its top most surface.
分離層１４の残りおよびＳｉＧｅ層１２を除去して後、水素アニールにより平坦化すると、最表面に歪みシリコン層を有するＳｉ基板が得られる。 - 特許庁 - The solder bump planarizing apparatus 11 comprises a lower fixture 14 for supporting the wiring board 12, and an upper jig 13 for pressing the plurality of solder bumps 22 for planarization.
はんだバンプ平坦化装置１１は、配線基板１２を支持するための下治具１４と、複数のはんだバンプ２２を押圧して平坦化するための上治具１３とを備える。 - 特許庁 - To provide a manufacturing method of a polishing pad excellent in planarization characteristics and exhibiting high polishing speed conveniently with high productivity while suppressing the generation of a scratch.
平坦化特性に優れ、スクラッチの発生を抑制でき、研磨速度が大きい研磨パッドを簡便かつ生産性よく製造する方法を提供することを目的とする。 - 特許庁 - Polishing solution for metal used in chemical mechanical planarization of a substrate for semiconductor integrated circuit contains an amino acid derivative represented by formula (I).
半導体集積回路用基板の化学的機械的平坦化に用いられ、下記式（Ｉ）で表されるアミノ酸誘導体を含有することを特徴とする金属用研磨液。 - 特許庁 - To provide a method for manufacturing a silicon epitaxial wafer which can suppress deterioration in planarization and the nonuniformity in the thickness of an epitaxial layer due to the effect of flaws of a wafer rear surface.
ウェーハ裏面の傷の影響による平坦化低下とエピタキシャル層の厚さの不均一性を抑制できるシリコンエピタキシャルウェーハの製造方法を提供する。 - 特許庁 - After the planarization film 21 is removed from the interior of the wiring trench 10 and the contact hole 11, a copper wiring film 22 is formed to fill the interior thereof.
次に、配線溝１０および接続孔１１の内部から平坦化膜２１を除去した後、これらの内部を埋め込む状態で銅配線膜２２を形成する。 - 特許庁 - Ta/Rh CMP stop layers 1002 are deposited prior to planarization and notch formation to ensure a planar surface for trailing shield structures 902.
後縁シールド構造９０２の平坦な表面を確保するため、平坦化し切欠きを形成する前に、Ｔａ／ＲｈのＣＭＰ停止層１００２が蒸着される。 - 特許庁 - To provide a radiation-sensitive resin composition which is concurrently equipped with high planarization performance and high sensitivity and has high visible light transmittance, in the formation of a cured resin pattern.
硬化樹脂パターンの形成において、高い平坦化性能や高い感度等を兼ね備え、高い可視光透過性を有する感放射線性樹脂組成物を提供する。 - 特許庁 - To provide a method of planarization with less copper dishing or with no copper dishing in the process of forming a copper interconnection using a damascene process.
ダマシン法を用いて銅配線を形成するに当たり、化学・機械的研磨（ＣＭＰ）による銅のディッシングを低減、あるいはなくし、平坦化する方法を提供する。 - 特許庁 - The upper conductive film and the sacrificial mask pattern are removed for planarization until an upper surface of the recessed mask pattern is exposed, thereby a plug 850 surrounded by the spacer is formed.
リセスされたマスクパターンの上部面が露出されるまで上部導電膜及び犠牲マスクパターンを除去平坦化してスペーサーによって囲まれたプラグ８５０を形成する。 - 特許庁 - The surface of the substrate is provided with grooves (80) and the wiring (60) is partially embedded into these grooves, by which the surface of the substrate is subjected to the planarization treatment.
基板上に溝（８０）が設けられており、この溝内に配線（６０）が部分的に埋め込まれることにより、基板上における平坦化処理が施されている。 - 特許庁 - To provide a simplified capacitor and a method for manufacturing a capacitor, wherein planarization of an IMD layer and via etching are simplified.
本発明は、単純化されたキャパシタ及びＩＭＤ（ｉｎｔｅｒ−ｍｅｔａｌ ｄｉｅｌｅｃｔｒｉｃ）層の平坦化やビア食刻工程を単純化したキャパシタの製造方法を提供する。 - 特許庁 - Subsequently, it is coated with silica 6 for planarization, subjected to etch back for removing the silica, planarized while leaving the silica between lines, thus forming a second insulation film 7.
その後、平坦化の為にシリカ６を塗布して、エッチバックを行い余分なシリカを除去し、かつ配線間にシリカを残し平坦化を行い、第２の絶縁膜７を形成する。 - 特許庁 - A planarization part 6, having a thickness equal to a difference between thicknesses of the first decorative part 7 and the second decorative part 8, is provided on the first decorative part 7.
そして、第１の加飾部７上に、第１の加飾部７の厚さと第２の加飾部８の厚さの差と等しい厚さを有する平坦化部６が設けられている。 - 特許庁 - The solid state imaging device 101 comprises a transparent film 204, a color filter 205, a planarization film 207, and a microlens 208 formed sequentially on a semiconductor substrate 201.
固体撮像装置１０１は、半導体基板２０１上に、透明膜２０４、カラーフィルタ２０５、平坦化膜２０７及びマイクロレンズ２０８が順次形成されてなる。 - 特許庁 - To reduce particles of residual polishing material after chemico- mechanical polishing, and equalize polishing for planarization, in the manufacture of a semiconductor device which has trench element isolating structure.
トレンチ素子分離構造を有する半導体装置の製造において、化学機械研磨処理後の残留研磨材粒子の低減、及び平坦化研磨時の均一を図る。 - 特許庁 - To provide a planarization method for polysilicon and a thin film transistor consisting of the polysilicon obtained by the method that apply with respect to a polysilicon surface having a large area.
本発明は、大面積のポリシリコン表面に応用出来る、ポリシリコンの平坦化方法および該方法により得られたポリシリコンからなる薄膜トランジスタを提供する。 - 特許庁 - To provide a semiconductor device and a method of manufacturing the same which is capable of preventing a barrier layer from being damaged in a planarization process for forming a contact plug.
コンタクトプラグの形成のための平坦化工程で障壁層が損傷することを防止することができる半導体素子及びその製造方法を提供する。 - 特許庁 - The sapphire substrate has a principal surface which is a surface (11-20), wherein a thermal treatment in a hydrogen atmosphere is given to the above principal surface for which surface planarization is performed by grinding.
主面が（１１−２０）面であり、研磨によって表面平坦化を行った上記主面に対し、水素雰囲気中で熱処理を施してサファイア基板を構成する。 - 特許庁 - The method also comprises removing an excess material from a semiconductor wafer containing one or more apertures, by contacting the wafer with a rotating polishing pad through a chemical mechanical planarization process.
また、化学的機械的平坦化法により１以上のアパーチャを含む半導体ウェーハを回転する研磨パッドと接触させ、それから過剰物質を除去する。 - 特許庁 - To provide an interlayer dielectric planarization process in manufacturing a semiconductor device having no factor of specific variations in rotational polishing such as CMP method and using no planarization film such as an inorganic SOG film risking a shrink or an impurity gas generation with an etch back method or the like.
半導体装置の製造における層間絶縁膜の平坦化プロセスとして、ＣＭＰ法のように回転研磨固有のばらつき要因を有したりせず、かつ、エッチバック法のように収縮や不純物ガスを発生させたりするおそれのある無機ＳＯＧ膜のような平坦化膜を使用することのない、新しい層間絶縁膜平坦化プロセスを提供する。 - 特許庁 - To provide an abrasive and a method of polishing a substrate, which can efficiently perform removal of an excessively formed film layer and planarization of a silicon oxide film and an embedded film of a metal or the like with high-level quality and with easy process control in a recess CMP technology such as for shallow trench isolation formation and for embedded metal wiring formation and in a planarization CMP technology for an interlayer insulation layer.
シャロー・トレンチ分離形成、金属埋め込み配線形成等のリセスＣＭＰ技術及び層間絶縁膜の平坦化ＣＭＰ技術において、酸化珪素膜、金属等の埋め込み膜の余分な成膜層の除去及び平坦化を効率的、高レベルに、かつプロセス管理も容易に行うことができる研磨剤及び研磨方法を提供する。 - 特許庁 - The thin-film forming processing and the plananarization processing are performed, while a curvature radius of a substrate in the middle of the processing is measured, the terminal point of the processing is detected and the thin-film forming processing and the planarization processing are terminated.
処理中の基板の曲率半径を測定しながら薄膜形成や平坦化処理を実施して処理の終点を検出し、薄膜形成や平坦化処理を終了する。 - 特許庁 - To provide a semiconductor device for electric power capable of suppressing the variation in the thickness of an insulating film in a cell region in a planarization process by CMP, and to provide a method of manufacturing the same.
ＣＭＰによる平坦化処理においてセル領域の絶縁膜厚ばらつきを抑制することが可能な、電力用半導体装置及びその製造方法の提供を目的とする。 - 特許庁 - To provide a semiconductor device capable of improving dielectric voltage, of obviating advanced planarization for eliminating recesses in a connecting plug, and of having highly integrated memory, and to provide a method for manufacturing the device.
絶縁耐圧を向上し、接続プラグのリセスをなくすための高度な平坦化を不要にし、メモリの高集積化も可能にした、半導体装置及びその製造方法を提供する。 - 特許庁 - To provide a planarization apparatus that thins and planarizes a substrate by grinding and polishing the rear surface of the substrate with high throughput, and that fabricates a semiconductor substrate with reduced adhered contaminants.
半導体基板裏面を高スループットで研削、研磨加工し、基板を薄肉化・平坦化することができる異物の付着が少ない半導体基板を製造する平坦化加工装置の提供。 - 特許庁 - To planarize color layers of two colors simultaneously by planarization using an etch-back method by equalizing etching rates of color layers formed of colorant containing compositions of two or more colors.
２色以上の着色剤含有組成物からそれぞれ形成された着色層のエッチングレートを均一化し、エッチバック法を用いた平坦化処理で２色同時に平坦化する。 - 特許庁 - The qualitative change of the reflecting layer 14B is prevented by the barrier 14C, and the reflecting layer 14B is suppressed from peeling off from the planarization layer 13 by the adhering layer 14A.
バリア層１４Ｃにより反射層１４Ｂの変質が防止されると共に、密着層１４Ａにより、反射層１４Ｂが平坦化層１３から剥離することが抑制される。 - 特許庁 - This semiconductor device is constituted by laminating and forming the first transparent conductive film 104 and an insulating film 105 for capacitors on a planarization film 103 consisting of a resin and forming apertures 106 in these laminated films.
樹脂でなる平坦化膜１０３の上に第１透明導電膜１０４と容量用絶縁膜１０５とを積層形成し、この積層膜に開口部１０６を形成する。 - 特許庁 - A film of a metal raw material is formed, the dips are filled with the metal raw material, planarization is effected using CMP process, and an interlayer film (14) is formed thereon to form noise shield wiring (22).
メタル素材を成膜して凹部にメタル素材を埋め込み、ＣＭＰ法を用いて平坦化し、その上に層間膜（１４）を成膜することで、ノイズシールド配線（２２）が形成される。 - 特許庁 - To enable reduction of a difference between absolute steps formed on an upper surface of an interlayer insulating film after polishing for planarization and also enable suppression of increase in an interlayer capacity and an inter-wiring capacity.
平坦化研磨後の層間絶縁膜の上面に生じる絶対段差の差を低減すると共に層間容量及び配線間容量の増大を抑制できるようにする。 - 特許庁 - In an example, a planarization method of an insulator for attaining a preferable optical efficiency makes first a first insulator which is optically transmissive form on and around the metal patterns.
具体例において、好ましい光学効率を達成する絶縁体の平坦化方法は、まず、金属パターンの上と周囲に、光透過性を有する第一絶縁体を成膜する。 - 特許庁 - When the dose rate becomes small, roughness in a peeling surface becomes small, thus making small the polishing margin of the peeling surface of the coupling silicon single crystal thin film in a planarization process.
ドーズ量が小さくなれば、剥離面の面粗さも小さくなり、平坦化工程における結合シリコン単結晶薄膜の剥離面の研磨代を小さく設定することができる。 - 特許庁 - To provide an endpoint detection system that reduces degradation of deflection light by scattering in a CMP (chemical mechanical planarization) system for detecting an endpoint by forming a transparent window in a polishing pad.
研磨パッド中に透明な窓を形成して終点を検知するＣＭＰシステムにおいて、散乱による検出光の減衰を低減できる終点検知システムを提供する。 - 特許庁 - Wiring density, a total perimeter length of wiring, and a range of density difference maximum value where a height variation when CMP (Chemical Mechanical Polishing/Chemical Mechanical Planarization) is performed to a layout pattern is an upper limit are obtained as a critical region.
レイアウトパターンにＣＭＰを行なった際の高さばらつきが指定された上限となる配線密度、配線周囲長、密度差最大値の範囲をクリティカル領域として求める。 - 特許庁 - To solve the problem that a plurality of processes are needed for planarization of an electrode surface after preliminary soldering since the preliminary soldering is performed for securing high reliability of soldering, improving solder wettability of an electrode and preventing mixture of a dissimilar metal to a bonding section.
はんだ付けの高信頼性確保を目的とし、電極のはんだ濡れ性向上やはんだ接合部への異種金属の混入防止のため、予備はんだが行われている。 - 特許庁 - The planarization processing apparatus 10 also has a cleaning stage 23 for cleaning a polishing cloth 56 of the polishing stage 22 to clean the dirty polishing cloth 56 in the same apparatus 10.
また、研磨ステージ２２の研磨布５６を洗浄する洗浄ステージ２３を平面加工装置１０に設置し、研磨布５６が汚れた時に、研磨布５６を同一装置１０内で洗浄する。 - 特許庁 - To provide a method and an apparatus for planarization of solder bumps in a wiring board which planarize solder bumps evenly even when a thickness of a substrate body is reduced.
基板本体を薄くした場合にもはんだバンプを均一に平坦化することができる配線基板のはんだバンプ平坦化方法および配線基板のはんだバンプ平坦化装置を提供する。 - 特許庁 - METHODS OF TREATING SURFACE OF SILICON WAFER, MANUFACTURING ODORLESS SILICON WAFER, MANUFACTURING OXIDE FILM ON SILICON WAFER AND MANUFACTURING SILICON OXIDE WAFER, DEVICE FOR FORMING OXYGEN ACTIVE SPECIES ATMOSPHERE AND PLANARIZATION SYSTEM
シリコンウエハの表面処理方法，無臭シリコンウエハ製造方法，シリコンウエハの酸化膜形成方法，酸化シリコンウエハ製造方法，酸素活性種雰囲気形成装置，及び平坦化処理システム - 特許庁 - A planarization layer and an intermediate layer may be interposed, as required, between the anode side electrode and the solid electrolyte and between the solid electrolyte and the cathode side electrode, respectively.
必要に応じて、アノード側電極と固体電解質との間、固体電解質とカソード側電極との間に、それぞれ、平坦化層、中間層を介装するようにしてもよい。 - 特許庁 - Next, an element isolation oxide film is formed over the whole surface, and then the element isolation oxide film is planarization-etched to expose the pad nitride film pattern, thereby forming an element isolation film.
その後、全体表面に素子分離用酸化膜を形成し、パッド窒化膜パターンが露出するように素子分離用酸化膜を平坦化エッチングすることにより素子分離膜が形成される。 - 特許庁 - A planarization gauge 301 has three depth indicator access holes 407, and is mechanically exchangeable with the probe card 113 mutually while having compatibility with an automatic semiconductor tester.
プラナリゼーションゲージ３０１は、３つの深度計アクセス穴４０７を含み、プローブカード１１３と機械的に相互に置き換えることが可能で、半導体自動試験装置と機械的互換性を持つ。 - 特許庁 - With such a method, two processes of solder supply to the electrode and the planarization of the electrode surface can simultaneously be performed, and deterioration of thermal damage to the component and shortening of work time are realized.
この手法により、電極へのはんだ供給と電極表面の平坦化の２工程を、同時に行うことができ、部品への熱ダメージの低下、作業時間の短縮が可能になる。 - 特許庁 - The excess resistor absorbing parts 205, 215 absorb excess parts of the resistor film 30, and the planarization of the surface of the resistor film 30 and thinning can be realized.
過剰抵抗体吸収部２０５、２１５は、いずれも抵抗体膜３０の過剰な部分を吸収し、抵抗体膜３０の表面の平坦化及び薄型化を実現することができる。 - 特許庁 - To provide compositions and methods for chemical-mechanical planarization of tungsten and titanium having an improved selection ratio, in which the removal of the titanium layer is improved, while suppressing the removal of an insulating layer.
改善された選択比を有する、タングステン及びチタンのケミカルメカニカルポリッシングの為の組成物及び方法で、絶縁層の除去を押さえながらもチタン層除去を改善する。 - 特許庁 - To provide an improved method for fabricating memory cell, logic device and strap cell in which a decoupled logic device can be formed while enhancing chemical-mechanical planarization.
改良されたメモリセル、論理デバイス及びストラップセルの製造方法であって、化学的−機械的平坦化を向上し、そして論理デバイスをデカップル式に形成するような方法を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
