「planarization」を含む例文一覧(457)
＜前へ 1 2 3 4 5 6 7 8 9 10 次へ＞- The polishing solution for metal is used for chemical mechanical planarization of a workpiece to be polished in semiconductor device manufacture.
半導体デバイス製造における被研磨体の化学的機械的平坦化に用いる金属用研磨液であって、下記成分（１）、（２）、（３）及び（４）を含有し、銅又は銅を含む合金からなる配線と、バリア金属膜とを一つの研磨液で連続的に研磨するために用いられることを特徴とする金属用研磨液。 - 特許庁 - The polishing solution for metals to be used for attaining chemical and mechanical planarization of a semiconductor device is characterized in inclusion of organic acid, having a logarithmic value (logP) of octanole/water distribution coefficient of -0.85 or smaller and 1,2,3-triazole derivative having the logP value of 1 or larger.
半導体デバイスの化学的機械的平坦化に使用される金属用研磨液であって、オクタノール／水分配係数の対数値（ｌｏｇＰ）が−０．８５以下である有機酸、並びにｌｏｇＰが１以上である１，２，３−トリアゾール誘導体を含有することを特徴とする金属用研磨液。 - 特許庁 - To provide a SiC semiconductor substrate which can form a vertical semiconductor device, can be produced without a sticking process requiring the planarization of an intermediate interposing member such as a base substrate and a substrate surface, and can reduce the use amount of a high quality single crystal SiC.
縦型の半導体素子の形成が可能で、かつ、ベース基板のような中間介在物や基板表面の平坦化が必要な貼り合せ工程を必要とせずに製造でき、高品質な単結晶ＳｉＣの使用量を減らすことが可能なＳｉＣ半導体基板を提供する。 - 特許庁 - A cylinder type capacitor can thereby be manufactured in the cell region without generating any level difference between the cell region and the peripheral circuit, and an IMD being formed for the subsequent metallization process can be planarized easily as compared with prior art or the planarization process itself can be eliminated.
これにより、セル領域と周辺回路間の段差を生ぜずにセル領域にシリンダ型キャパシタを製造でき、後続の金属配線工程のために形成するＩＭＤを従来の技術に比べて易しく平坦化できるか、または平坦化工程自体を省略できる。 - 特許庁 - To provide a level block for a CMP device and the CMP device capable of polishing a workpiece by a surface reference method, capable of flatly polishing even a workpiece of wafer or the like with pattern without being influenced by its step difference, and capable of attaining almost complete global planarization.
ワークを表面基準方式で研磨することができ、しかも、パターン付きウエハ等のワークについてもパターンの段差に影響されることなく平坦に研磨することができ、ほぼ完全なグローバルプラナリゼーションを達成可能なＣＭＰ装置の定盤及びＣＭＰ装置を提供する。 - 特許庁 - To provide a polishing solution capable of achieving a good polishing speed and low dishing of the polished body and suppressing the occurrence of a slit and which is available for chemical-mechanical planarization in manufacturing a semiconductor device, and to provide a chemical-mechanical polishing method capable of achieving excellent uniformity of the polishing using such a polishing solution.
半導体デバイス製造の化学的機械的平坦化に用いられる、良好な研磨速度と被研磨体の低ディッシングを達成し、スリットの発生を抑制しうる研磨液、及び、そのような研磨液を用いた研磨の均一性に優れる化学的機械的研磨方法。 - 特許庁 - To provide a wiring substrate that allows planarization of the surface/rear-face of a ceramic layer of the outermost layer, where the end face of a via conductor is exposed, even if the via conductor continuously penetrates through a plurality of ceramic layers while allowing highly-accurate mounting or the like of each electronic component on the surface/rear-face, and its manufacturing method.
複数のセラミック層をビア導体が連続して貫通しても、該ビア導体の端面が露出する最外層のセラミック層の表・裏面を平坦にでき、該表・裏面に電子部品を精度良く実装などできる配線基板およびその製造方法を提供する - 特許庁 - Since the upper part of a planarization layer 14 is flush with the upper part of a fourth metallization 12 serving as bonding pads, a photoetching step for removing materials on bonding pads is not required and thereby fabrication yield is prevented from lowering due to dissolution, deformation or stripping of microlenses.
平坦化層１４の上部と、ボンディングパッド部となる第４金属配線１２の上部が同一の高さにあるため、写真食刻法を用いてボンディングパッド上の材料を取り除く工程を必要としないため、マイクロレンズの溶解、変形、剥がれ、による歩留まりの低下を抑制することができる。 - 特許庁 - In the filter for optical members, a filter 1 is constituted by laminating a filter body 2 having prescribed optical characteristics and a glass sheet 3 via a pasting layer 4, and a filter body subjected to planarization treatment on its surface is employed as the filter body 2.
光学部材用のフィルタであって、該フィルタ１は、所定の光学特性を有するフィルタ本体２とガラス板３とが貼着層４を介して積層された構成であり、前記フィルタ本体２として表面に平坦化処理が施されたものが採用されているものである。 - 特許庁 - Even if therefore the tight adhesion between the first photosensitive resins 13 constituting the resin layers 13a for forming the ruggedness and the second photosensitive resin layers 7 constituting the planarization films 7a is low, the infiltration of the moisture from outside into the regions where liquid crystals 50 are sealed does not occur.
このため、凹凸形成用樹脂層１３ａを構成する第１の感光性樹脂１３と平坦化膜７ａを構成する第２の感光性樹脂７との密着性が低くても、液晶５０が封入されている領域に水分が外部から侵入することがない。 - 特許庁 - To provide a manufacturing method of an electro-optic device, which improves a planarization of a film of a light emitting element formed on a substrate, at the same time, improves a uniformity of a shape between the light emitting elements, and can suppress suitably display irregularities such as brightness variations and luminescent color variations, and the electro-optic device.
基板上に形成される発光素子の膜の平坦化を向上させるとともに、発光素子間の形状の均一性を向上し、輝度ムラ、発光色ムラ等の表示ムラを好適に抑制することができる電気光学装置の製造方法および電気光学装置を提供する。 - 特許庁 - A method includes the steps of laminating a new interlayer film 3C on an interlayer film 3A on the undersurface, of which an alignment mark 2B is formed, subjecting the top surface to planarization, and forming a new alignment mark 2C in a portion 32, located directly above the alignment mark 2B of the top surface of the interlayer film 3C.
下面にアライメントマーク２Ｂが形成された層間膜３Ａの上に、新たな層間膜３Ｃを積層してその上面を平坦化処理し、層間膜３Ｃの上面のうち、上記アライメントマーク２Ｂの直上に位置する部分３２に新たなアライメントマーク２Ｃを形成する。 - 特許庁 - To provide a polishing solution which is suitable for barrier polishing of a semiconductor device and by which polishing is progressed at satisfactory polishing speed in the planarization step of a surface to be polished by chemical/mechanical polishing, so as to suppress dishing and an increase in cost for actual use.
化学的機械的研磨による被研磨面の平坦化工程において十分な研磨速度で研磨が進行し、ディッシングが抑えられ、現実の使用においてもコストを十分に抑える事が出来る半導体装置のバリア研磨に好適な研磨液及び研磨方法を提供すること。 - 特許庁 - To effectively remove a residual pollutant from a wafer surface and make the surface roughness of a semiconductor wafer having copper favorable by bringing an aqueous cleaning composition into contact with a semiconductor wafer having copper after treatment by chemical mechanical planarization for an effective time.
化学機械平坦化処理後の、銅を有する半導体ウェハーに該水性洗浄組成物を有効時間接触させることにより、ウェハー表面から残留汚染物を効果的に除去すると共に銅を有する半導体ウェハーの表面粗さを良好なものとする。 - 特許庁 - In order to connect the first electrode to a wire (GND wire or electric power wire), a plurality of first contact holes and a plurality of second contact holes are disposed on the planarization film on the outer side than a display area, wherein the first contact holes and the second contact holes are arranged on a zigzag arrangement.
この第１の電極と、配線（ＧＮＤ配線又は電源配線）とを接続させるために、表示領域よりも外側の平坦化膜には複数の第１のコンタクトホール及び複数の第２のコンタクトホールが設けられており、第１のコンタクトホールと第２のコンタクトホールは千鳥状に配置されている。 - 特許庁 - To provide a method for planarizing the insulation film of a semiconductor apparatus in which loss is reduced at the part other than the insulation film of the semiconductor apparatus by controlling the temperature of processing atmosphere and the atmospheric concentration in the insulation film thereby enhancing fluidity of the insulation film and lowering the planarization processing temperature.
本発明は、処理雰囲気の温度及び絶縁膜中の雰囲気濃度を制御することにより、絶縁膜の流動性を高め平坦化処理温度の低温化を図り、半導体装置の絶縁膜以外の部分への損失を低減させる半導体装置の絶縁膜の平坦化方法を提供することにある。 - 特許庁 - By not forming a dummy via in a multi-layered wiring layer region formed of a wiring interlayer film having a dielectric constant higher than a low-dielectric-constant film in a region in which an electrode pad 113 is formed, it is possible to suppress propagation of cracks and peeling of the wiring interlayer film while performing planarization of the wiring interlayer film.
電極パッド１１３形成領域の、低誘電率膜より誘電率の高い配線層間膜からなる多層配線層領域において、ダミービアを形成しないことにより、配線層間膜の平坦化を行いながら、クラックの伝搬と配線層間膜の剥がれを抑制することができる。 - 特許庁 - A back-illuminated CMOS solid-state imaging device includes: a pixel region 23 where a plurality of pixels 24 comprising a photoelectric conversion part PD and a pixel transistor Tr are arrayed; a light-shielding film 39 formed in the pixel region 23; and a planarization film 41 formed immediately above the light-shielding film 39.
本発明は、裏面照射型のＣＭＯＳ固体撮像装置であって、光電変換部ＰＤと画素トランジスタＴｒからなる複数の画素２４が配列された画素領域２３と、画素領域２３に形成された遮光膜３９と、遮光膜３９の直上に形成された平坦化膜４１とを有する。 - 特許庁 - A reflection film 5 having a prescribed pattern is formed at a non-pixel region where no pixels are formed on a semiconductor substrate; a color film 20 is formed on the semiconductor substrate where the reflection film 5 is formed; and the planarization film 22 is formed on the color film 20 so that the film thickness of a region corresponding to the reflection film 5 has a prescribed value.
半導体基板上の画素が形成されない非画素領域に所定パターンの反射膜５を形成し、反射膜５が形成された半導体基板上にカラーフィルタ膜２０を形成し、カラーフィルタ膜２０上に、反射膜５に相当する領域が所定の膜厚になるように平坦化膜２２を形成する。 - 特許庁 - To provide a capacitor and its manufacturing method by which planarization of a substrate can be realized, its adhesive force with a titania nanosheet can be improved, while maintaining electrode functions of Cu in the substrate, the titania nanosheet having a desired shape, a desired number of layers and desired thickness can be realized on the patterned substrate.
基板の平坦化を具現することができ、基板におけるＣｕの電極機能を維持しながら、チタニアナノシートとの接着力を向上することができ、パターニングされた基板上に所望の形状、層数、及び厚さを有するチタニアナノシートを具現することができる、キャパシタ及びその製造方法を提供する。 - 特許庁 - The apparatus for planarizing the electrode posts 14 of the wafer level package manufactured by screen printing is characterized in that the apparatus equalizes the heights of the electrode posts 14 made of the metal paste and planarizes the tip portions of the electrode posts 14 by using a planarization processing member 15.
スクリーン印刷にて製造されるウェハレベルパッケージの電極ポスト１４を平坦化する平坦化装置であって、平坦化処理部材１５を用いて、金属ペーストで形成される電極ポスト１４の高さを均一化し且つ前記電極ポスト１４の先端部を平坦化することを特徴とする電極ポスト平坦化装置である。 - 特許庁 - To provide an aqueous dispersant for chemical mechanical polishing, a method for preparing a relevant dispersant, and a chemical mechanical polishing method of a semiconductor device, which performs polishing without causing defects in a copper film and in an insulating film, while enabling high polishing speed and high planarization property to be compatible without copper remainder (copper residue) and corrosion.
本発明は、銅膜や絶縁膜に欠陥を引き起こすことなく、高研磨速度と高平坦化特性を両立させながら、銅残り（銅残渣）や腐食無く研磨することができる化学機械研磨用水系分散体、および該分散体の調製方法、ならびに半導体装置の化学機械研磨方法を提供する。 - 特許庁 - To provide microparticles capable of performing CMP in a short time without causing grinding defects on a silicon oxide membrane, a metal embedded membrane and the like in CMP technologies such as interlayer insulating film planarization, shallow trench separation forming and metal embedding wiring forming, to provide an abrasive, and to provide a method for grinding substrates and a method for producing the semiconductor devices by using the abrasive.
層間絶縁膜平坦化、シャロートレンチ分離形成、金属埋め込み配線形成等のＣＭＰ技術において、酸化珪素膜、金属埋め込み膜等へ研磨傷を発生させずに短時間でＣＭＰが実施できる微粒子、研磨材、それを用いた基板の研磨方法、半導体装置の製造方法を提供する。 - 特許庁 - To provide a novel surface planarization method for substrate that can planarize a surface of a printed wiring board without polishing and is thereby free of breakage of a substrate, bending, deformation of the substrate, size variation, etc., to be suitable to a printed wiring board which is extremely thin, a printed wiring board which is weak to size change etc.
プリント配線基板を研磨せず表面平坦化でき、その結果、基板の破損、折れ曲がり、或いは基板の変形、寸法変化等がなく、従って極めて薄いプリント配線基板や寸法変化に弱いプリント配線基板等に対しても好適な、新規な基板の表面平坦化方法を提供する。 - 特許庁 - To provide a polishing solution for metal excellent in insurance of polish velocity ratio with an insulating film which serves as a stopper, which is used for chemical-mechanical planarization of semiconductor device manufacture and polishes platinum group-based metal films to be polished with a high efficiency and quality; and to provide a chemical-mechanical polishing method using such polishing solution.
半導体デバイス製造の化学的機械的平坦化に用いられる、被研磨体である白金族系金属膜を効率良く高品質で研磨し、ストッパーである絶縁膜との研磨速度比の確保に優れた金属用研磨液、及びそのような研磨液を用いた化学的機械的研磨方法を提供する。 - 特許庁 - A method includes laminating, prior to the formation of a device part, on an alignment marking which was formed on an interlayer film 3, a protective film 8, which is transparent for an alignment light and is not photosensitive with respect to exposing light, and planarization processing the top surface of the protective film 8, so that there is no substantial influence of the ruggedness of the alignment marking 2.
デバイス部を形成するのに先だって、層間膜３に形成されたアライメントマーク２上に、アライメント光に対して透明でかつ露光用光に対して感光しない保護膜８を積層して、保護膜８の上面を、アライメントマーク２の凹凸の影響が実質的に無くなるように平坦化処理する。 - 特許庁 - In the liquid crystal display, a planarization layer covering pigment dispersion layers 14-R, 14-G, 14-B which are laminated and patterned for each of primary colors R, G, B(red, green, blue) separately and block matrices 13 is provided, and thereon a number of columnar spacer protrusions 11 having uniform dimension of protrusion and distribution are constructed with resin coating and patterning.
Ｒ，Ｇ，Ｂの各原色について別個に積層、パターニングされる顔料分散層１４−Ｒ，１４−Ｇ，１４−Ｂ、及びブラックマトリクス１３を覆う平滑化層１６を設け、この上に、樹脂の塗布及びパターニングによって、突出寸法及び分布の均一な多数の柱状スペーサ突起１１を設ける。 - 特許庁 - The capacitor 11 has such a structure that a lower conductor 21 consisting of an underlying conductor 21a and a conductor 21b, a dielectric film 31 composed of alumina, a resin layer J1 composed of resist, and an upper conductor 25 consisting of an underlying conductor 25a and a conductor 25b are formed on the planarization layer 52 of the substrate 51.
コンデンサ１１は、基板５１の平坦化層５２上に、下地導体２１ａ及び導体２１ｂからなる下部導体２１、アルミナ等からなる誘電体膜３１、レジスト等からなる樹脂層Ｊ１、並びに、下地導体２５ａ及び導体２５ｂからなる上部導体２５が形成された構造を有している。 - 特許庁 - On a substrate 10, a drain electrode 11, a source electrode 12, a drain line 13, a semiconductor layer 14, a gate insulating film 15, a gate electrode 16, and a gate line 17 are provided to constitute a TFT, and on an inter-planarization-layer insulating film 29 covering TFTs and their electrode lines, reflecting electrodes 29 are formed and are connected to the source electrodes 12.
基板10上にドレイン電極11、ソース電極12、ドレインライン13、半導体層14、ゲート絶縁膜15、ゲート電極16、ゲートライン17が設けられてＴＦＴが形成され、これらＴＦＴとその電極ラインを覆う平坦化層間絶縁膜29上に、反射電極29が形成されてソース電極12に接続される。 - 特許庁 - To obtain the surface of a substrate having an easy management of a polishing thickness when polishing the surface of the substrate by a planarization, a high uniformity of the thickness in a film plane after the polishing, and a decrease in contamination, after forming a trench on a semiconductor substrate and a parallel pn junction structure by growing a semiconductor epitaxial in the trench.
半導体基板にトレンチを形成し、その中に半導体をエピタキシャル成長させて並列ｐｎ接合構造を形成した後、平坦化処理によって基板表面を研磨する際の削り厚さの管理が容易であり、研磨後に面内膜厚均一性が高く、かつ汚染の少ない基板表面を得ること。 - 特許庁 - To provide an aqueous dispersion element for chemical mechanical polishing, which is suitably used for forming a circuit board with its resin substrate having a copper- or copper-alloy-containing wiring layer and which is sufficiently fast to polish copper or a copper alloy and excellent in terms of the planarization of the circuit board to be obtained.
樹脂基板に銅または銅合金を含む配線層が設けられた回路基板を形成するために好適に用いられる化学機械研磨用水系分散体であって、銅または銅合金を研磨する速度が十分に高く、かつ、得られる回路基板の平坦性が良好な化学機械研磨用水系分散体を提供すること。 - 特許庁 - To provide a polishing pad achieving more effective slurry flow patterns for achieving a large actual contact area with a workpiece and removing polishing waste, reducing the need of re-forming texture, providing a necessary rigidity structure for favorable planarization efficiency, and providing a large void capacity in a polishing layer adjoining a polishing surface.
加工物とのより大きな実接触面積及び研磨くずの除去のためのより効果的なスラリー流動パターンを達成し、テキスチャ再形成の必要性を減らし、良好なプラナリゼーション効率にために必要な高剛性構造を有し、研磨面に隣接する研磨層の中では大きなボイド容量を提供する研磨パッドを提供する。 - 特許庁 - To provide an industrially advantageous acrylate monomer capable of providing many characteristics such as heat resistance, a planarization property, transparency and low water absorption properties required for electrode-protecting films for display materials such as a liquid crystal display element and an organic EL element, planarizing films and insulating films, a photocurable resin, etc., for optical waveguides of optical communication system and to provide its intermediate.
液晶表示素子、有機ＥＬ素子等のディスプレイ材料の電極保護膜、平坦化膜、絶縁膜、又光通信システムの光導波路の光硬化樹脂等の耐熱性、平坦化性、透明性及び低吸水性などの諸特性を兼ね備えた工業的に有利なアクリレートモノマー及びその中間体の提供を課題とする。 - 特許庁 - In a chemical mechanical planarization(CMP) apparatus, a polishing head 130, that has a carrier 134 and a membrane 170 and is positioned on the polishing pad of a turntable, is equipped with a manifold 132, a retaining ring 140, a supporter 150 provided at a center section in the carrier 134, and a chucking ring 160 positioned between the carrier 134 and a supporter 150.
化学的機械的平坦化（ＣＭＰ）装置において、キャリア１３４とメンブレン１７０を有しターンテーブルの研摩パッド上に位置するポリシングヘッド１３０は、マニホールド１３２と、リテーニングリング１４０と、キャリア１３４内の中央部に設けられるサポータ１５０と、キャリア１３４とサポータ１５０との間に位置するチャッキングリング１６０とを有する。 - 特許庁 - With a projection 106a, remaining at the upper end part of the boarder part between the insulation separation groove 104 and an active element 105 region, a second insulation film 108 formed by the bias ECR-CVD method is deposited by a film-thickness of equal almost to the height of the projection 106a, so that the projection 106a is eliminated for complete planarization over the entire wafer surface.
この時絶縁分離溝１０４とアクティブ素子１０５領域の境界部に上端部に突起１０６ａが残留するが、さらにバイアスＥＣＲ−ＣＶＤ法で形成された第２の絶縁膜１０８を、突起１０６ａの高さと同程度の膜厚で堆積させることにより、突起１０６ａを無くしウェハー全面を完全平坦化する。 - 特許庁 - To provide an electromagnetic wave shield composite filter for PDP having an electromagnetic wave shield function and an optical function or the like which can prevent increase in total thickness, number of processes and cost, deterioration in productivity, and generation of residual air bubble caused by an adhesive layer when the electromagnetic wave shield filter and a functional layer are laminated, without adding planarization resin layers or the like, and which can earth easily and can prevent disconnection.
電磁波遮蔽機能と光学機能等を有するＰＤＰ用電磁波遮蔽複合フィルタについて、電磁波遮蔽フィルタと機能層とを積層化時の接着剤層に起因する残留気泡発生、総厚、工程数及びコストの増加や生産性低下を、平坦化樹脂層等を追加せずに防ぎ、接地も容易で断線も防げる様にする。 - 特許庁 - To provide a polishing pad for polishing semiconductor wafer capable of meeting conflict requirement of uniformity of polishing degree all over the wafer and planarization characteristic of concavity and convexity of micro region in the polishing process for planarizing concavity and convexity of micro pattern formed on the semiconductor wafer.
半導体ウエハ上に微細なパターンが形成されており、該パターンの微小な凹凸を平坦化する研磨工程に使われる研磨パッドにおいて、ウエハ全面内において研磨量の均一性と、微小領域での凹凸平坦化特性という相反する要求に応え、なおかつスクラッチの発生の少ない半導体ウエハ研磨用パッドを提供する。 - 特許庁 - To provide a method of preparing chemical mechanical polishing aqueous dispersion capable of preventing a surface defect such as dishing, erosion, scratch or fang in a planarization process of a polishing object surface by chemical mechanical polishing, and to provide a chemical mechanical polishing aqueous dispersion preparing set excelling in long-term preservation stability, even in a condensed state.
化学機械研磨による被研磨面の平坦化工程においてディッシング、エロージョン、スクラッチないしファング等の表面欠陥を抑制することができる化学機械研磨用水系分散体の調製方法、および濃縮状態においても長期保存安定性に優れる化学機械研磨用水系分散体調製用セットを提供することにある。 - 特許庁 - The semiconductor layers are bonded to an insulating layer formed over the substrate having an insulating surface or an insulating layer formed over the planarization layer respectively.
絶縁表面を有する基板上に複数の電界効果トランジスタがそれぞれ平坦化層を介して積層しており、複数の電界効果トランジスタの有する半導体層は半導体基板より分離されており、該半導体層は絶縁表面を有する基板、又は平坦化層上にそれぞれ設けられた絶縁層に接して接合されている半導体装置とする。 - 特許庁 - To provide abrasive and a polishing method that can efficiently remove and make flat the excessive film formation layer of a silicon oxide film and an embedded film, such as metal at a high level and easily control processes in a recess CMP technique, such as shallow trench isolation formation and metal embedded wiring formation, and the planarization CMP technique of an interlayer insulating film.
シャロー・トレンチ分離形成、金属埋め込み配線形成等のリセスＣＭＰ技術及び層間絶縁膜の平坦化ＣＭＰ技術において、酸化珪素膜、金属等の埋め込み膜の余分な成膜層の除去及び平坦化を効率的、高レベルに、かつプロセス管理も容易に行うことができる研磨剤及び研磨方法を提供する。 - 特許庁 - A double gate thin-film transistor (TFT) comprises: a bottom gate electrode formed on a substrate; an active layer formed on the bottom gate electrode; source and drain electrodes formed on the active layer; a planarization film formed on the substrate including the source and drain electrodes and having an opening corresponding to the active layer; and a top gate electrode provided in the opening.
基板上に形成されたボトムゲート電極と、ボトムゲート電極の上部に形成された活性層と、活性層の上部に形成されたソース/ドレイン電極と、ソース/ドレイン電極を含む基板上に形成され、活性層に対応する開口を備えた平坦化膜と、開口に形成されたトップゲート電極と、を備えるダブルゲート型薄膜トランジスタである。 - 特許庁 - To provide a composition for polishing a metal, a planarization method and a semiconductor substrate manufacturing method of a metal film on a semiconductor substrate using a composition having the capability to polish fast a metal film even under a low-load condition and further to restrain defect such as scratches dishings or the like from generating on polished surfaces.
半導体基板上の金属膜を平坦化する工程において、低荷重条件下においても金属膜を高速に研磨し、かつスクラッチ、ディッシング等研磨面の欠陥の発生も抑制できる金属用研磨組成物およびそれを用いてなる半導体基板上の金属膜の平坦化方法ならびに半導体基板の製造方法を提供する。 - 特許庁 - The polishing liquid used for chemical mechanical polishing in a planarization process of a semiconductor integrated circuit contains a quaternary ammonium cation, an organic acid, an inorganic particle, and at least one of a compound expressed by general formula (I) and a polymer including a structure unit shown by the general formula (I), and has a pH of 1 to 7.
半導体集積回路の平坦化工程において化学的機械的研磨に用いられる研磨液であって、四級アンモニウムカチオン、有機酸、無機粒子、並びに、下記一般式（Ｉ）で示される化合物及び下記一般式（Ｉ）で示される構造単位を含む高分子の少なくとも一方を含み、ｐＨが１〜７の範囲である研磨液である。 - 特許庁 - The method comprises formation a film of amorphous silicon having a surface and a plurality of regions, irradiating each adjacent region of the silicon film with a first sequence of laser pulses, and in response to the first sequence of laser pulses, controlling the planarization of the silicon film surface between adjacent regions of the silicon film as the crystal grains are laterally grown.
この方法は、表面と複数のエリアとを有するアモルファスシリコンの膜を形成することと、第１のレーザパルスシーケンスでシリコン膜の各隣接エリアを照射することと、第１のレーザパルスシーケンスに応答して、結晶粒が横方向に成長する際にシリコン膜の隣接エリア間にあるシリコン膜表面の平坦化を制御することとを含む。 - 特許庁 - To provide CMP pad design for combining a structure of high rigidity necessary for excellent planarization efficiency, in addition to achievement of larger actual contact area with a workpiece and reduction or elimination of necessity for re-forming the texture, with a shape adaptability structure of low rigidity necessary for low defect ratio.
加工物とのより大きな実接触面積を達成するだけでなく、テキスチャ再形成の必要性を減らすか、又は解消する加えて、良好なプラナリゼーション効率のために必要な高剛性の構造を、低い欠陥率のために必要な低剛性の形状適合性構造と組み合わせるＣＭＰパッド設計が要望されている。 - 特許庁 - To provide an aqueous dispersion for chemical mechanical polishing, and a chemical mechanical polishing method using the same which reduce a polishing speed for a low-permittivity insulation film, achieve both high polishing speed and high planarization characteristics for an interlayer insulation film (a cap layer) such as a TEOS film, and suppress generation of surface defects such as dishing, erosion, scratch, and fang.
低誘電率絶縁膜に対する研磨速度を低減すると共に、ＴＥＯＳ膜等の層間絶縁膜（キャップ層）に対する高研磨速度と高平坦化特性を両立させ、かつ、ディッシング、エロージョン、スクラッチないしファング等の表面欠陥の発生を抑制できる化学機械研磨用水系分散体、およびそれを用いた化学機械研磨方法を提供する。 - 特許庁 - To provide an aqueous dispersion for chemical mechanical polishing, and a chemical mechanical polishing method using the same which reduce a polishing speed for a low-permittivity insulation film, achieve both high polishing speed and high planarization characteristics for an interlayer insulation film (a cap layer) such as a barrier metal film and TEOS film, and suppress generation of surface defects such as dishing, erosion, scratch, and fang.
低誘電率絶縁膜に対する研磨速度を低減すると共に、バリアメタル膜およびＴＥＯＳ膜等の層間絶縁膜（キャップ層）に対する高研磨速度と高平坦化特性を両立させ、かつ、ディッシング、エロージョン、スクラッチないしファング等の表面欠陥の発生を抑制できる化学機械研磨用水系分散体、およびそれを用いた化学機械研磨方法を提供する。 - 特許庁 - In the method of manufacturing a bonded wafer which executes heat treatment for planarizing the surface of a thin film, in an atmosphere containing hydrogen or hydrogen chloride to the bonded wafer manufactured by the ion implantation peeling method, the surface of a susceptor for mounting the bonded wafer to be used in planarization heat treatment is coated with a silicon film beforehand.
イオン注入剥離法により作製した貼り合わせウェーハに、水素又は塩化水素を含む雰囲気中で薄膜の表面を平坦化する熱処理を施す貼り合わせウェーハの製造方法において、平坦化熱処理時に用いる前記貼り合わせウェーハを載置するためのサセプタの表面を、予めシリコン膜でコーティングしておくことを特徴とする貼り合わせウェーハの製造方法。 - 特許庁 - The planarization gauge 301 comprises a rear flat surface 303 functioning as the system reference flat surface 119 of the automatic semiconductor tester, a front flat surface 305 which is in parallel and opposed to the rear flat surface 303 and functions as the system reference flat surface 119 of the automatic semiconductor tester, and optical targets 417 arranged on the front flat surface 305.
また、プラナリゼーションゲージ３０１は、半導体自動試験装置のシステム基準平面１１９として機能する後部平坦面３０３と、後部平坦面３０３に平行でその反対側を向き、半導体自動試験装置のシステム基準平面１１９として機能する前部平坦面３０５と、前部平坦面３０５上にある光学ターゲット４１７とを含む。 - 特許庁 - To provide a positive type photosensitive resin composition which permits alkaline development generally used in a photoresist process, has a high adhesion during development and excellent development characteristics, such as high sensitivity, has photosensitive characteristics, such as excellent resolution, and excels in various characteristics as an insulating film, such as heat resistance, transparency, low dielectric constant, low water absorption, and high level difference planarization.
フォトレジスト工程で一般的に用いられるアルカリ現像が可能であり、現像時の密着性が高く、高感度などの現像特性に優れ、かつ解像度に優れた感光特性を有し、しかも耐熱性、透明性、低誘電率、低吸水率、高段差平坦化性などの絶縁膜としての諸特性に優れるポジ型感光性樹脂組成物を提供することにある。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
