「second-layer」を含む例文一覧(21457)
＜前へ 1 2 .... 64 65 66 67 68 69 70 71 72 .... 429 430 次へ＞- The collectors 4a and 4c comprise a first layer 41 in contact with the separator, and a second layer 42 in contact with the first layer 41 and the unit cell.
集電体４ａ、４ｃは、セパレータに接する第１層４１と、第１層４１および単セルに接する第２層４２とを備える。 - 特許庁 - The semiconductor layer part 5 includes: a first III-V compound semiconductor layer 7; and a second III-V compound semiconductor layer 9.
半導体積層部５は、第１のＩＩＩ−Ｖ族化合物半導体層７と、第２のＩＩＩ−Ｖ族化合物半導体層９とを備える。 - 特許庁 - A two-dimensional electron gas layer 13a is provided immediately below an interface between the first nitride semiconductor layer 13 and the second nitride semiconductor layer 14.
第１の窒化物半導体層１３の第２の窒化物半導体層１４との界面直下に２次元電子ガス層１３ａを有する。 - 特許庁 - The interconnect 30 includes a first wiring layer 34, and a second wiring layer 36 composed of a material more ductile than the first wiring layer.
配線３０は、第１の配線層３４と、第１の配線層よりも延性の高い材料で構成された第２の配線層３６とを含む。 - 特許庁 - The second electrode is formed extending from the bottom surface of the first insulating layer to the first semiconductor layer and has a width narrower than the first insulating layer.
第２の電極は、第１の絶縁層の底面から第１の半導体層にかけて形成され、第１の絶縁層よりも幅が狭い。 - 特許庁 - The radiating substrate 20 for an electronic device includes a first metal layer 21, a second metal layer 22, and a heat-conductive polymer dielectric insulating layer 23.
電子装置用放熱基板２０は、第１金属層２１、第２金属層２２、および熱伝導性ポリマー誘電体絶縁層２３を含む。 - 特許庁 - A region between a positive electrode layer 35 and a negative electrode layer 30 of the second piezoelectric ceramics layer group 240 is polarized in the lamination direction.
第２の圧電セラミックス層群２４０の正電極層３５と負電極層３０との間の領域は、積層方向に分極してある。 - 特許庁 - From the surface to a device 50, a first moisture proof layer 58 consisting of SiN, a moisture absorption layer 57 consisting of SiOF, and a second moisture proof layer 56 consisting of SiN are formed.
表面からデバイス50にかけて、SiNから成る第一防湿層58、SiOFから成る吸湿層57、及びSiNから成る第二防湿層56を設ける。 - 特許庁 - The information display panel 10 is constituted, such that a first conductive layer 12 and a second conductive layer 14 are laminated with an insulating layer 13 inbetween.
情報表示パネル１０を、第一導電層１２および第二導電層１４が絶縁層１３を介して積層された構成とした。 - 特許庁 - The thermal shield layer 50 is positioned between the first coating layer 46 and the second coating layer 48 to form the thermal radiation shield 44.
熱シールド層５０は、熱輻射シールド４４を形成するように第１のコーティング層４６と第２のコーティング層４８の間に配置している。 - 特許庁 - A n-type impurity concentration of the second n-type layer 112 is higher than those of the first n-type layer 111 and the third n-type layer 113.
第２ｎ型層１１２のｎ型不純物濃度は、第１ｎ型層１１１、第３ｎ型層１１３のｎ型不純物濃度よりも高い。 - 特許庁 - The heat roller 52 includes: a base body 31; a heating body 35; a first adhesion layer 46; a second adhesion layer 47; and a releasing layer 37.
ヒートローラ５２は、ベース体３１と、発熱体３５と、第１接着層４６と、第２接着層４７と、離型層３７と、を備えている。 - 特許庁 - The coating has a substantially crystalline first layer and a substantially crystalline second layer provided over the first layer.
本発明によるコーティングは、実質的に結晶質の第１層と、第１層上に与えられた実質的に結晶質の第２層とを有する。 - 特許庁 - A core second main surface side insulating layer 34 having a second via hole 66 formed thereon is arranged on a second main surface 13 of the core material 11.
コア材１１のコア第２主面１３上には、第２ビア穴６６が形成されたコア第２主面側絶縁層３４が配置される。 - 特許庁 - Over the first, second, and third dopant layers in the second conductive area, a fourth dopant layer of the second conductive type is formed.
第２導電型領域における、第１、第２及び第３の不純物層上方に、第２導電型の第４不純物層を形成する。 - 特許庁 - The third electrode penetrates the second electrode, electrically connected to the second electrode, and forms a Schottky contact to the second semiconductor layer.
第３電極は、第２電極を貫通し、第２電極に電気的に接続され、第２半導体層に対してショットキー接触を形成する。 - 特許庁 - The second voltage is applied between the diffusion layer and the back gate of a second MOS transistor TD included in the second selection circuit (BL-D).
また、第２選択回路（ＢＬ−Ｄ）に含まれる第２ＭＯＳトランジスタＴＤの拡散層とバックゲートとの間には、第２電圧が印加される。 - 特許庁 - The data storage layer is arranged between a first conductor which has a first width in the first direction and a second conductor which has a second width in the second direction.
データ記憶層は第1の方向に第1の幅をもつ第1の導体と第2の方向に第2の幅をもつ第2の導体との間に配置される。 - 特許庁 - The second impurity layer 52 is provided in an area between the photoelectric conversion part 10 and the amplifying part, and second impurity concentration P2 of the second impurity layer 52 is made higher than first impurity concentration P1 of the first impurity layer 51.
そして、第２不純物層５２を、光電変換部１０及び増幅部間の領域に設け、第２不純物層５２の第２不純物濃度Ｐ２を第１不純物層５１の第１不純物濃度Ｐ１より高くする。 - 特許庁 - Further, the second electrode layer 12 within the opening domain 25B is connected to the second electrode layer 12 outside the opening domain 25B via a connection part 14 comprising the second electrode layer 12 remaining around the opening domain 25B.
また、開口領域２５Ｂの周囲に残存した第２電極層１２から成る接続部１４を介して、開口領域２５Ｂ内部の第２電極層１２は、開口領域２５Ｂ外部の第２電極層１２と接続されている。 - 特許庁 - Subsequently, first solder and second solder are supplied, respectively, onto a first underlying layer out of the underlying layer located on the side of a first main surface and a second underlying layer located on the side of a second main surface facing the first main surface.
次いで、下地層のうち第１の主面側に位置する第１の下地層及び第１の主面と相対向する第２の主面側に位置する第２の下地層上に、それぞれ第１の半田及び第２の半田を供給する。 - 特許庁 - Then, a second metal layer 150 bonded to the metal pillars 200 constituted by stacking the first and second metal pillars 60, 90 is formed on an upper surface of an insulating layer 10 constituted by laminating the first and second insulating layer 70, 100.
その後、第１及び第２絶縁層７０、１００を積層してなる絶縁層１０上面に、第１及び第２金属柱６０、９０を連ねてなる金属柱２００に接合された第２金属層１５０を形成する。 - 特許庁 - A semiconductor device 1 includes a first semiconductor layer 31, a second semiconductor layer 32, a two-dimensional carrier gas layer 33, a first main electrode 41, a second main electrode 42, a first gate electrode 51, and a second gate electrode 52.
半導体装置１は、第１の半導体層３１と、第２の半導体層３２と、二次元キャリアガス層３３と、第１の主電極４１と、第２の主電極４２と、第１のゲート電極５１と、第２のゲート電極５２とを備える。 - 特許庁 - A first capacitor part 11 having a first dielectric layer 2 and a second capacitor part 12 having a second dielectric layer 2', are integrated via a third dielectric layer 9 therebetween, that is thicker than those of the first and the second dielectric layers 2 and 2'.
第１誘電体層２を有する第１コンデンサ部１１と、第２誘電体層２’を有する第２コンデンサ部１２とを、間に第１、第２誘電体層２、２’の厚みより厚い第３誘電体層９を介して一体化する。 - 特許庁 - The diode comprises a first conductive type second semiconductor layer extending in a vertical direction to a substrate, and a second conductive type third semiconductor layer extending in a vertical direction to the substrate in contact with an upper surface of the second semiconductor layer.
ダイオードは、基板に対して垂直方向に延びる第１導電型の第２半導体層と、第２半導体層の上面に接して基板に対して垂直方向に延びる第２導電型の第３半導体層とを備える。 - 特許庁 - This can achieve a structure in which no void occurs in a second conductive layer 8 when a second gate insulation film 7 or the second conductive layer 8 is formed on the upper part 6b of the gate of the first conductive layer 6.
このため、第１の導電層６のゲート上部６ｂの上に第２のゲート絶縁膜７や第２の導電層８が形成されたときに第２の導電層８内にボイドを発生させることなく構成することができる。 - 特許庁 - Although bat fibers in the second and third layers are passed through a substrate while bat fibers in the second and the third layers mutually interlaces, it is preferable that the bat fiber in the first layer is kept in a state which is not passed through the substrate while interlacing with the second layer and the third layer.
また第2〜3層のバット繊維は相互に交絡しつつ基体に対して貫通しているが、第1層のバット繊維は第2層及び第3層に交絡しつつ基体に対して貫通していない状態であることが好ましい。 - 特許庁 - Then, a second laminate ST2 in which at least a first conductive type third cladding layer 37, a second active layer 38, and a second conductive type fourth cladding layer 39 are laminated is formed on the substrate 30 by the epitaxial growth method.
次に、基板３０上に、エピタキシャル成長法により、少なくとも第１導電型第３クラッド層３７、第２活性層３８および第２導電型第４クラッド層３９を積層させた第２積層体ＳＴ２を形成する。 - 特許庁 - The viewing angle control device includes a first polarizing plate, a first liquid crystal layer, an intervening layer, a second liquid crystal layer and a second polarizing plate, wherein alignment is controlled in a plurality of regions in the respective first and second liquid crystal layers.
第一の偏光板、第一の液晶層、介在層、第二の液晶層及び第二の偏光板を含み、前記第一の液晶層及び第二の液晶層はそれぞれ複数の領域で配向が制御される、視野角制御装置。 - 特許庁 - The second wiring layer is located in an upper layer of the first wiring layer, and is disposed in a second wiring direction different from the first wiring direction with a plurality of power supply feed lines of a second potential being paired adjacent to each other.
第２の配線層は、第１の配線層の上層に位置し、複数の第２の電位の電源電圧供給線が隣接して組となり第１の配線方向とは異なる第２の配線方向で配置されている。 - 特許庁 - The all solid lithium ion battery is structured of a laminated body provided with a first current-collecting layer, an anode active material layer located on the first current-collecting layer made of a ceramic material, an electrolyte layer covering the anode active material layer, a cathode active material layer located on the electrolyte layer, and a second current-collecting layer covering the cathode active material layer.
全固体リチウムイオン電池を、第１集電層と、第１集電層上に位置するセラミックス材料からなる負極活物質層と、負極活物質層を覆う電解質層と、電解質層上に位置する正極活物質層と、正極活物質層を覆う第２集電層と、を具備する積層体で構成する。 - 特許庁 - Preferably, the double-coated adhesive tape has a five-layer structure in which the first adhesive layer, the resin layer without air bubbles, the non-woven fabric layer, the resin layer without air bubbles, and the second adhesive layer are laminated in this order.
好ましくは、上記両面粘着テープが、上記第一粘着層、上記気泡を有さない樹脂層、上記不織布層、上記気泡を有さない樹脂層及び上記第二粘着層の順で積層された５層構造である。 - 特許庁 - In the upper DBR layer 13, a first upper DBR layer 19, an inclined layer 20 having an inclined surface 20A, a planarization layer 21, and a second upper DBR layer are laminated from the side of the cavity layer 12 in this order.
上部ＤＢＲ層１３は、第１上部ＤＢＲ層１９、傾斜面２０Ａを有する傾斜層２０、平坦化層２１および第２上部ＤＢＲ層をキャビティ層１２側からこの順に積層されたものである。 - 特許庁 - Further, the first organic light emitting layer and the second organic light emitting layer of the organic light emitting diode includes a hole injection layer, a hole transport layer, a light emitting layer, and an electron transport layer which are sequentially deposited on the transparent positive electrode.
さらに、有機発光ダイオードの第一有機発光層および第二有機発光層は、透明陽極に順次堆積した正孔注入層と、正孔輸送層と、発光層と、電子輸送層とを含むものとすることができる。 - 特許庁 - A superlattice layer (a first region) 21 is disposed at the lowermost portion of a buffer layer 20, and a diffusion preventing lower layer 22, a diffusion preventing layer (a second region) 23, and a diffusion preventing upper layer 24 are sequentially formed on the superlattice layer 21.
このバッファ層２０における最下部には超格子層（第１の領域）２１が配され、その上には拡散防止下部層２２、拡散防止層（第２の領域）２３、拡散防止上部層２４が順次形成されている。 - 特許庁 - As the energy gap between the first layer W and the second layer B can be made steep by the δ-layer, the reflectivity of the multiperiod layer, on which the first layer W and thesecond layer B are laminated at multiperiod, can be improved.
δ層により、第１層Ｗと第２層Ｂの間のエネルギギャップを急峻とすることができるので、第１層Ｗと第２層Ｂとを多重周期で積層した多重周期層の反射率を向上させることができる。 - 特許庁 - Firstly, at least a first epitaxial layer being a p^+ collector layer 1, a second epitaxial layer being a n^+ buffer layer 2, and a third epitaxial layer being an n^- drift layer 3 are laminated as a reverse-side element structure on a surface of a silicon substrate 30.
まず、シリコン基板３０の表面に、裏面素子構造として、少なくともｐ^+コレクタ層１となる第１エピタキシャル層、ｎ^+バッファ層２となる第２エピタキシャル層、およびｎ^-ドリフト層３となる第３エピタキシャル層を積層する。 - 特許庁 - The resin multilayer substrate 1 includes a component built-in resin layer (first resin layer) 20 in which an electronic component is incorporated, and a thin resin layer (second resin layer) 30 laminated on one surface of the component built-in layer (first resin layer) 20.
本発明に係る樹脂多層基板１は、電子部品を内蔵してある部品内蔵層（第１樹脂層）２０と、部品内蔵層（第１樹脂層）２０の一面に積層してある薄層樹脂層（第２樹脂層）３０とを備える。 - 特許庁 - Moreover, the wiring layer 10c is formed between the wiring layer 10b being an analog signal wiring layer and the wiring layer 10d being the digital signal wiring layer, and the wiring layer 10f is arranged opposite to the second circuit board 20.
また、配線層１０ｃは、アナログ信号用配線層である配線層１０ｂとデジタル信号用配線層である配線層１０ｄの間に形成され、配線層１０ｆは、第２の回路基板２０に対向して配置される。 - 特許庁 - The second alignment layer 22A includes a fourth inorganic layer 222A, which is disposed in the liquid crystal layer 50 side of a third inorganic layer 221A and in contact with the liquid crystal layer 50 and has a columnar structure with an orientation angle different from that of the third inorganic layer 221A.
第２の配向膜２２Ａは、第３の無機層２２１Ａの液晶層５０側に液晶層５０と当接して配置されて第３の無機層２２１Ａと柱状構造の方位角が異なる第４の無機層２２２Ａを有する。 - 特許庁 - A flip-flop is constituted of two gate-to-gate electrode layers situated in the first-layer conductive layer, two drain-to-drain connection layers situated in the second-layer conductive layer and two drain-to-gate connection layers situated in the third-layer conductive layer.
フリップフロップは、第１層導電層に位置する二つのゲート-ゲート電極層、第２層導電層に位置する二つのドレイン-ドレイン接続層、第３層導電層に位置する二つのドレイン-ゲート接続層により構成される。 - 特許庁 - The multilayer structure substrate 162 has a six layer structure from the first layer 162a to the sixth layer 162f, and an exciting coil is formed on the first layer 162a and a detection coil is formed on the second layer 162b and on the third layer 162c.
多層構造基板１６２は第１層１６２ａから第６層１６２ｆの６層構造を有し、第１層１６２ａに励磁コイルが形成され、第２層１６２ｂ及び第３層１６２ｃに検出コイルが形成される。 - 特許庁 - A free magnetic layer 6 is laminated in the order of an enhancement layer 12, a first soft magnetic layer 13, a nonmagnetic metal layer 14 and a second soft magnetic layer 15 from the bottom on an insulation barrier layer 5 composed of Mg-Ti-O or Ti-O.
フリー磁性層６は、Ｍｇ−Ｔｉ−Ｏ、あるいは、Ｔｉ−Ｏから成る絶縁障壁層５上に、下から、エンハンス層１２、第１軟磁性層１３、非磁性金属層１４、第２軟磁性層１５の順に積層されている。 - 特許庁 - The outside plate decorating film 1 comprises a guard film 2 of a first layer, a photosetting clear layer 3 of a second layer, a laminated structure of an adhesive colored layer 4 of a third layer so that the clear layer is a semicured state.
第１層にガードフィルム２、第２層に光硬化クリア層３、第３層に接着着色層４の積層構造を有し、前記光硬化クリア層は半硬化状態であることを特徴とする外板加飾フィルム１を構成する。 - 特許庁 - On a nonmagnetic substrate 1, a soft magnetic backing layer 2, an undercoat layer 3, a first magnetic recording layer 5, a nonmagnetic separation layer 6, a second magnetic recording layer 7, a protection film 8 and a liquid lubricant layer 9 are laminated in this order.
非磁性基体１上に、軟磁性裏打ち層２と下地層３と第１の磁気記録層５と非磁性分離層６と第２の磁気記録層７と保護膜８と液体潤滑材層９とを順次積層して構成されている。 - 特許庁 - The invented solar cell is composed of a substrate 1, an FTO layer 2, a shield TiO2 layer 3, a sensitized TiO2 layer 4 with a fluoride layer, a hole transport material (HTM) 5, a second fluoride layer 6 and an Au layer 7.
本発明の太陽電池は、基板１、ＦＴＯ層２，遮蔽ＴｉＯ２層３、フッ素化物層を備え増感されたＴｉＯ２層４、ホール輸送材料（ＨＴＭ）５，第２のフッ素化物層６，及びＡｕ層７とから構成されている。 - 特許庁 - In this manner, Mg concentration is larger as a result of the comparison of the Mg concentration and H_2 concentration contained in the p-type GaN layer (second layer) sandwiched between the n-type GaN layer (first layer) and the n-type GaN layer (third layer).
このように、ｎ型ＧａＮ層（第１層）およびｎ型ＧａＮ層（第３層）に挟まれたｐ型ＧａＮ層（第２層）に含まれるＭｇ濃度とＨ_２濃度とを比較すると、Ｍｇ濃度の方が大きい値となっている。 - 特許庁 - After at least one layer is formed on a pad 12 so that an outermost layer becomes a first brazing material layer 28, a metallic layer 32 and a second brazing material layer 36 are successively formed on the brazing material layer 28.
パッド１２上に最表層が第１のろう材層２８となるように少なくとも一層を形成し、第１のろう材層上２８に金属層３２を形成し、金属層３２上に第２のろう材層３６を形成する。 - 特許庁 - The container body 3 is obtained by thermoforming a multi-layered sheet of a six-layered structure, and includes a first base layer 11, an adhesive layer 12, a gas barrier layer 13, an adhesive layer 14, a second base layer 15, and the innermost layer 16.
容器本体３は６層構造の多層シートを熱成形して得られたものであり、第１の基材層１１と、接着層１２と、ガスバリア層１３と、接着層１４と、第２の基材層１５と、最内層１６とを有している。 - 特許庁 - A power semiconductor device comprises: a first semiconductor layer 1 of a first conductivity type; a second semiconductor layer 2 of the first conductivity type; a third semiconductor layer 3 of a second conductivity type; a fourth semiconductor layer 4 of the second conductivity type; a first main electrode 5; and a second main electrode 6.
本発明の実施形態の電力用半導体装置は、第１導電形の第１の半導体層１と、第１導電形の第２の半導体層２と、第２導電形の第３の半導体層３と、第２導電形の第４の半導体層４と、第１の主電極５と、第２の主電極６と、を備える。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
